[发明专利]一种处理器结构

说明书

【技术领域】

本发明涉及集成电路设计领域，具体涉及一种可配置运算部件和数据通路 的处理器。

【背景技术】

随着集成电路制造工艺进入90nm-45nm阶段，复杂算法（如数字媒体和无 线通信算法等）的ASIC（Application Specific Integrated Circuit，即专 用集成电路）实现，面临设计周期长、设计成本高、灵活性差、扩展性差，难 以满足产品快速上市、功能不断提升的需求。因此，基于存储指令控制方式， 即处理器，实现复杂算法，就显得越来越重要。

然而，一般处理器和指令系统的设计方法，要支持复杂算法的实现，必然 需要相对复杂的指令系统和指令格式以及实现方式，并且不易扩展，比如，当 处理器需要支持一种新的运算功能或增加新的运算部件时，往往需要重新修改 整个处理器的设计、甚至修改整个指令系统，以支持新功能的实现。同时，基 于一般处理器指令系统的算法设计，程序代码的语义明确，比较容易被抄袭， 难以保证算法实现的知识产权。

【发明内容】

本发明的主要目的就是解决现有技术中的问题，提供一种处理器,有利于 扩展，具有良好的算法保密性。

为实现上述目的，本发明提供一种处理器，包括算法数据控制部件、用于 选择数据输入来源和输出路径的数据通路、用于对输入数据执行运算操作的运 算部件，所述算法数据控制部件执行配置指令，对数据通路的输入或输出数据 路径或运算部件的运算功能进行配置。

在一种实施例中，所述数据通路包括数据输入通路和输出选择单元，所述 数据输入通路包括数据输入交换开关和配置寄存器，所述输出选择单元包括数 据输出转换开关和输出端口配置寄存器，所述运算部件包括逻辑运算单元和配 置寄存器，所述算法数据控制部件根据配置指令，将配置信息写入指令中指定 的配置寄存器。

所述算法数据控制部件包括加载模块和通用寄存器，所述加载模块用于从 外部端口加载指令或数据并存入通用寄存器，所述配置信息为通用寄存器中的 内容、立即数或数据存储器中的内容。

在另一种实施例中，所述算法数据控制部件还用于在处理器对数据流进行 运算时执行暂停指令，控制处理器处于暂停状态，并使所述数据通路或运算部 件的配置信息保持不变，直到接收到恢复信息。

所述恢复信息为从执行暂停指令开始计时或计数完成的信息或中断信号。

本发明还提供一种处理器，包括算法数据控制部件、用于选择数据输入来 源和输出路径的数据通路、用于对输入数据执行运算操作的运算部件，所述算 法数据控制部件执行配置指令，对数据通路的输入或输出数据路径或运算部件 的运算功能进行配置，所述配置指令包含操作码、配置信息和配置目的三个操 作元素。

在另一实施例中，所述算法数据控制部件还用于在处理器对数据流进行运 算时执行暂停指令，控制处理器处于暂停状态，并使所述数据通路或运算部件 的配置信息保持不变，直到接收到恢复信息，所述暂停指令包括操作码和暂停 时间计数信息两个操作元素。

本发明的有益效果是：本发明采用单一种类的配置指令来配置数据通路所 选择的数据通路和运算部件的运算功能，使运算部件完成全部运算操作，并且 指令集非常简单，不需要复杂的译码逻辑，可简化硬件结构，可支持复杂的运 算功能，在运算部件增加额外的计算功能时，不需要对配置指令进行修改和增 加，仅需定义新增配置信息的语义即可，所以有利于运算部件功能和数量的扩 展，并有利于多个处理器的级联。同时，与现有技术中的具有确定性语义的指 令不同，本发明的配置指令中包含操作码、配置信息和配置目的三个操作元素， 不同的配置信息来源和不同的配置目的，可产生不同的语义，可能同样的指令 完成不同的配置，所以本发明具有良好的算法保密性。

【附图说明】

图1是本发明一种实施例中处理器中ADU的硬件模块框图；

图2是本发明一种实施例的配置硬件框图。

【具体实施方式】

本申请的特征及优点将通过实施例结合附图进行详细说明。

实施例一：