[发明专利]一种处理器结构

说明书

【技术领域】

本发明涉及集成电路设计领域，具体涉及一种可配置存储部件和数据 通路的处理器结构。

【背景技术】

随着集成电路制造工艺进入90nm-45nm阶段，复杂算法(如数字媒体 和无线通信算法等)的ASIC(Application Specific Integrated Circuit， 即专用集成电路)实现，面临设计周期长、设计成本高、灵活性差、扩展 性差，难以满足产品快速上市、功能不断提升的需求。因此，基于支持存 储指令控制的处理器来实现复杂算法，就显得越来越重要。

算法可以分解为一系列的运算和存储的组合，然而，一般处理器和指 令系统的设计方法，并没有考虑支持复杂算法的存储功能的实现。即使有 存储功能指令设计的，也是采用load，store指令。这种指令需要程序员 提供地址进行一次操作，比如对地址001存数据1，则需要一条store指 令，但是如果对一系列数据，比如001-111这一段地址连续进行数据1-16 的存储操作时，需要store指令中地址的自动增加，这往往需要一段指令 的循环，或用16条store指令完成，这种方案对于数据段的存取操作增加 了操作的复杂性。

同时，基于一般处理器指令系统的算法设计，程序代码的语义明确， 比较容易被抄袭，难以保护设计者的智力劳动成果。

【发明内容】

本发明的主要目的就是解决现有技术中的问题，提供一种处理器结构， 能够支持算法的存储功能，操作简便并具有良好的算法保密性。

为实现上述目的，本发明提供一种处理器结构，包括算法数据控制部 件和至少一个用于对数据进行存储或读出操作的存储部件，所述存储部件 包括存储单元和配置寄存器，所述算法数据控制部件执行配置指令，将配 置信息写入指令中指定的存储部件的配置寄存器，所述存储部件根据其自 身配置寄存器中的配置信息进行数据存取。

所述配置指令包含操作码、配置信息和配置目的三个操作元素，所述 操作码为规定指令所执行操作的命令码，所述配置信息为指令操作的对象， 所述配置目的用于指定写入配置信息的配置寄存器。

在一种实施例中，所述存储部件还包括分别连接该存储部件的配置寄 存器和存储单元的地址产生器，所述地址产生器根据所述配置寄存器中的 配置信息设定所述存储单元存取数据的地址基址、跳变步长和跳变次数。

在另一种实施例中，所述存储部件还包括至少一个分别连接该存储部 件的配置寄存器和存储单元的格式转换器，根据所述配置寄存器中的配置 信息选择相应的格式转换器，将外部数据转化为针对该存储单元存取的格 式。

本发明的有益效果是：本发明非常简单，不需要复杂的译码逻辑，可 简化硬件结构，但可支持复杂的存储功能。在需要增加存储功能和存储部 件时，不需要对指令系统进行修改和增加，只需定义新增配置信息即可。 同时，本发明的指令系统与现有技术中的具有确定性语义的指令不同，本 发明的配置指令中包含操作码、配置信息和配置目的三个操作元素，不同 的配置信息来源和不同的配置目的，可产生不同的语义，可能同样的指令 完成不同的配置，所以本发明具有良好的算法保密性。

【附图说明】

图1是本发明一种实施例中处理器结构中ADU的硬件模块框图；

图2是本发明存储部件的结构框图；

图3是本发明一种实施例的配置硬件框图。

【具体实施方式】

本申请的特征及优点将通过实施例结合附图进行详细说明。

实施例一：

处理器中包括算法数据控制部件(简称ADU，algorithm and data control unit)、用于选择数据输入或输出路径的数据通路和至少一个用于 对数据进行存储或读出操作的存储部件。ADU负责执行配置指令，对数据 通路的数据路径和存储部件的存取功能进行配置。