[发明专利]一种自适应多种IO电源的低电压差分信号驱动器

说明书

技术领域

本发明涉及一种深亚微米的LVDS(Low Voltage Differential Signal，低电 压差分信号)驱动器的电路，尤其涉及的是一种适应多种IO电源的LVDS 驱动器的微电子电路。

背景技术

现代电子电路的设计中，使用大量差分线来板内或板间长距离高速率 信号，而其中使用最多的是LVDS差分线。但随着集成电路的电源电压的 降低，集成电路内核(core)电压可以降得很快而成很小，但IO的电压的 降速比较缓慢比内核电压高，两者的降速不成比例。

于是为了适应内核电压和IO电源的差距，人们只能不停地修改LVDS 驱动器的电路，如偏置的重新设计，带来了许多设计的瓶颈。比如，现有 技术中有一种使用低电压的LVDS驱动器的技术，它是利用可切换电流源 来控制LVDS开关管，虽然能使用于低压下的应用，但是，一则LVDS驱 动器输出的共模电压容易不稳，如果采用共模反馈电路，对共模反馈电路 的要求更高；二则对于偏置描述不够，导致高压低压不一定能同时使用。

可见，现有技术中存在一定的问题，需要进一步的改进。

发明内容

本发明提供了一种适应多种IO电源的低电压差分信号驱动器，其巧妙 地利用一般内核电压比IO电源低的特点，为IO驱动电路提供稳定的偏置， 进而使IO驱动器能适应多种IO电源的要求。

为实现上述目的，本发明采用如下技术方案：

本发明的适应多种IO电源的低电压差分信号驱动器，其包括：差分转 换模块，用于将内核低压的数字信号转换成差分电压信号；预放大器，用 于将所述差分电压信号进行放大处理，输出正、负两路电压信号；驱动放 大电路，用于对所述预放大器的正、负两路输出信号进行放大处理，获得 所述驱动器的输出；

偏置模块，用于仅根据内核低压和IO电源产生五个偏置电压，这五个 偏置电压是VREF1、VREF2、VREF3、VREF_POP和VREF_NOP，其中， 在偏置电路中，内核低压通过一个电阻RL1连接到NMOS管MLN1的漏极， NMOS管MLN1的栅漏相连，NMOS管MLN1的源极接地；NMOS管MLN2 的栅极和NMOS管MLN1的栅极相连，NMOS管MLN2的源极接地；NMOS 管MLN2的漏极和PMOS管MBP3的漏极相连，PMOS管MBP3的栅漏相 连，PMOS管MBP3的源极接IO电源，PMOS管MBP4、PMOS管MBP5、 PMOS管MBOP的栅极和PMOS管MBP3的栅极相连，PMOS管MBP4、 PMOS管MBP5、PMOS管MBOP的源极接到IO电源；PMOS管MBP4 的漏端和NMOS管MBN3的漏端相连，NMOS管MBN3的源极和NMOS 管MBN1的漏极相连，NMOS管MBN3的栅极和PMOS管MBP6的漏极 以及NMOS管MBN6的漏极相连；PMOS管MBP6的栅漏相连，NMOS 管MBN6的栅漏相连，PMOS管MBP6的源极接IO电源，NMOS管MBN6 的源极接地；

PMOS管MBP5的漏极和NMOS管MBN4的漏极相连，NMOS管MBN4 的源极和NMOS管MBN2的漏极相连，并提供偏置电压VREF1，NMOS 管MBN4的栅极和反相器INV1和反相器INV2的输出相连；

NMOS管MBN2的源极接地，NMOS管MBN2的栅极和NMOS管 MBN1的栅极连接，PMOS管MBOP的漏极和NMOS管MBON1的漏极相 连，NMOS管MBON1的栅漏相连，并输出偏置电压VREF_NOP，且NMOS 管MBON1的源极接地；

反相器INV1的输入端和电阻RL2的一端以及电阻RL3的一端相连， 电阻RL2的另一端连接到IO电源，电阻RL2、电阻RL3、电阻RL4依次 串联连接，电阻RL4和电阻RL3串联连接的那个端子和反相器INV2的输 入端相连，电阻RL4的另一个端子连接到NMOS管MBN5的漏极，NMOS 管MBN5的栅极连接到所述偏置电压VREF1，NMOS管MBN5的源极和 电阻RL6的一端相连，电阻RL6的另一端连接到地；NMOS管MBN4的 源极和NMOS管MBN9的栅极相连，NMOS管MBN9的源极和漏极接地， 形成了一个MOS电容；