[发明专利]一种同步时钟产生电路和方法

权利要求书

1.一种同步时钟产生电路，其特征在于，包括：同步时钟产生模块、分 频模块、第一寄存器、第二寄存器、第三寄存器和时钟比较模块；

所述同步时钟产生模块用于产生彼此同步的3倍频时钟信号和2倍频时钟 信号；

所述分频模块，接收3倍频时钟信号，产生与3倍频时钟信号同步或反向 同步的1.5倍频时钟信号；

所述第一寄存器、所述第二寄存器和所述第三寄存器分别具有驱动端、数 据输入端、数据输出端；

所述第一寄存器驱动端输入所述2倍频时钟信号，所述第一寄存器数据输 入端输入所述1.5倍频时钟信号；

所述时钟比较模块用于实现异或非门功能，具有至少2个输入端和1个输 出端，时钟比较模块的2个输入端分别接第一寄存器的数据输入端和第一寄存 器的数据输出端；

所述第二寄存器驱动端用于接收同步时钟产生模块产生的3倍频时钟信 号或2倍频时钟信号，所述第二寄存器的数据输入端用于接收所述时钟比较模 块的输出端产生的信号；

所述第三寄存器的驱动端用于接收同步时钟产生模块产生的2倍频时钟 信号，所述第三寄存器的数据输入端接收所述第二寄存器数据输出端产生的信 号，根据所述第三寄存器的驱动端和所述第三寄存器的数据输入端接收的信 号，所述第三寄存器的数据输出端产生与所述3倍频时钟信号和2倍频时钟信 号彼此同步的1倍频时钟信号。

2.如权利要求1所述的电路，其特征在于，所述同步时钟产生模块为锁 相环。

3.如权利要求1所述的电路，其特征在于，所述分频模块包括：第四寄 存器和非门；

所述第四寄存器的驱动端作为分频模块的输入端，用于接收3倍频时钟信 号；第四寄存器的数据输入端与所述非门的输出端相连；第四寄存器的数据输 出端作为所述分频模块的输出端，并与所述非门的输入端相连，用于产生与3 倍频时钟信号同步或反向同步的1.5倍频时钟信号。

4.如权利要求1所述的电路，其特征在于，所述第二寄存器驱动端用于 接收同步时钟产生模块产生的2倍频时钟信号时，第二寄存器数据输出端产生 第一同步指示信号，所述第一同步指示信号用于指示所述2倍频时钟信号和所 述1倍频时钟信号的同步时刻。

5.如权利要求1所述的电路，其特征在于，所述第二寄存器驱动端用于 接收同步时钟产生模块产生的3倍频时钟信号时，第二寄存器数据输出端产生 第二同步指示信号，所述第二同步指示信号用于指示所述3倍频时钟信号和所 述1倍频时钟信号的同步时刻。

6.如权利要求1所述的电路，其特征在于，所述时钟比较模块为异或非 门。

7.一种同步时钟产生方法，其特征在于，包括如下步骤：

产生彼此同步的3倍频时钟信号和2倍频时钟信号；

根据3倍频时钟信号，产生与所述3倍频时钟信号同步或反向同步的1.5 倍频时钟信号；

根据所述1.5倍频时钟信号和2倍频时钟信号，产生与所述1.5倍频时钟 信号反向同步的0.5倍频时钟信号；

根据所述1.5倍频时钟信号和所述0.5倍频时钟信号，产生一个单倍频指 示信号；

根据所述单倍频指示信号和所述2倍频时钟信号或根据所述单倍频指示 信号和所述3倍频时钟信号，产生频率为单倍频的同步指示信号，根据所述同 步指示信号与所述2倍频时钟信号生成与所述3倍频时钟信号和所述2倍频时 钟信号同步的1倍频时钟信号。

8.如权利要求7所述的方法，其特征在于，所述产生彼此同步的3倍频 时钟信号和2倍频时钟信号包括以下步骤：通过数字锁相环或模拟锁相环产生 彼此同步的3倍频时钟信号和2倍频时钟信号。

9.如权利要求7所述的方法，其特征在于，所述根据3倍频时钟信号， 产生与所述3倍频时钟信号同步或反向同步的1.5倍频时钟信号包括以下步 骤：对3倍频时钟信号进行2分频，产生与所述3倍频时钟信号同步或反向同 步的1.5倍频时钟信号。

10.如权利要求7所述的方法，其特征在于，所述根据所述1.5倍频时钟 信号和所述0.5倍频时钟信号，产生一个单倍频指示信号包括以下步骤：对所 述1.5倍频时钟信号和所述0.5倍频时钟信号进行异或非处理产生一个单倍频 指示信号。