[发明专利]一种迭代算法的处理方法及装置

说明书

技术领域

本发明涉及数字通信领域，尤其涉及一种迭代算法的处理方法及装置。

背景技术

在数字信号处理中，常常需要对同一个或者几个级联在一起的运算模块进行多次相同的运算，并将本次迭代的输出作为下次迭代的输入(如基于多次迭代的削波算法)，传统的数字信号处理器(Digital Signal Processor，DSP)可以实现这类迭代算法。

然而，随着算法对于处理速度和带宽要求的急剧增加，特别是需要进行高速、大规模的快速傅里叶变换(Fast Fourier Transform，FFT)及其逆变换(Inverse Fast Fourier Transform，IFFT)运算的算法，对系统性能要求很高，通用DSP处理器难以实现这一要求，需要使用诸如现场可编程门阵列(Field Programmable Gate Array，FPGA)或者专用集成电路(Application-Specific Integrated Circuit，ASIC)这种全硬件并行处理的方式来进行。

在现有技术中，FPGA或ASIC器件主要是依靠有限状态机来对迭代算法进行控制，由主状态机控制迭代循环的次数，子状态机控制一次迭代中不同算法模块之间的切换顺序和连接关系。当增加或减少算法模块时，需要修改子状态机中状态的个数，并且修改状态之间的转换关系；而当增加或减少迭代次数时，则需要修改主状态机来达到要求。

发明人在实施本发明的过程中，发现现有的实现迭代算法的方法具有如下缺点：

基于有限状态机的控制模式，迭代逻辑架构严重依赖于迭代算法的具体模块结构及迭代的次数，缺乏通用性；并且，迭代算法模块或迭代次数的增减，容易出现状态机的状态增减所带来的潜在控制错误。

发明内容

本发明实施例提供一种迭代算法的处理方法及装置，基于预存命令字的模式进行迭代算法流程控制，使迭代逻辑架构具有通用性。

本发明实施例提供了一种迭代算法的处理方法，包括：

将迭代算法的各个运算单元以串联方式级联成运算链；

根据预置的迭代算法流程控制命令字，从所述运算链中选择执行运算的运算单元，并确定运算过程中的数据流向；

基于所确定的运算单元及数据流向，对需要进行迭代运算的数据作运算处理。

其中，所述迭代算法流程控制命令字是基于迭代算法执行运算的顺序以及迭代次数配置的多组命令字，每一组命令字控制执行迭代算法流程中的一部分的运算处理；

所述确定运算过程中的数据流向，包括：将需要进行迭代运算的数据传送至运算链中进行运算处理；或者，将运算链输出的数据再次传送至所述运算链中进行运算处理；或者，将运算链输出的数据作为迭代运算结果输出。

相应地，本发明实施例还提供了一种迭代算法的处理装置，包括控制模块及迭代环模块；

所述控制模块，用于根据预置的迭代算法流程控制命令字，从所述迭代环模块的运算链中选择执行运算的运算单元，并确定运算过程中的数据流向；所述迭代环模块的运算链由迭代算法的各个运算单元以串联方式级联而成；

所述迭代算法流程控制命令字是基于迭代算法执行运算的顺序以及迭代次数配置的多组命令字，每一组命令字控制执行迭代算法流程中的一部分的运算处理；

所述确定运算过程中的数据流向，包括：将需要进行迭代运算的数据传送至运算链中进行运算处理；或者，将运算链输出的数据再次传送至所述运算链中进行运算处理；或者，将运算链输出的数据作为迭代运算结果输出；

所述迭代环模块，用于根据所述控制模块所确定的运算链中执行运算的运算单元及数据流向，对需要进行迭代运算的数据作运算处理。

实施本发明实施例，具有如下有益效果：

本发明实施例提供的迭代算法的处理方法及装置，根据迭代算法的运算次序以及迭代次数配置命令字，由预存的命令字确定迭代运算过程中的执行运算的运算单元以及数据流向；基于预存命令字的迭代算法流程控制模式，使得迭代逻辑架构与迭代算法模块及迭代次数无关，具有通用性；在简化设计的同时也降低了模块之间的耦合度，使得模块的独立开发和验证更加容易。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的迭代算法的处理装置的结构示意图；