[发明专利]一种接收机、BPSK解调电路及BPSK解调方法

权利要求书

1.一种BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

其特征在于：所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

2.根据权利要求1所述的BPSK解调电路，其特征在于：所述载波同步电路包括模数转换器、第一乘法器、第二乘法器、梳状滤波抽取滤波器、低通滤波器、第三乘法器、环路滤波器和数字控制器，所述模数转换器的输出分别接所述第一乘法器和第二乘法器的输入端，所述第一乘法器和第二乘法器的输出端经过所述梳状滤波抽取滤波器和所述低通滤波器与所述第三乘法器的输入端连接，所述第三乘法器的输出端经过所述环路滤波器与所述数字控制器连接，所述数字控制器的输出端分别接第一乘法器和第二乘法器；

所述模数转换器将模拟中频信号转换为数字信号，该数字信号分别经过所述第一乘法器和第二乘法器进行混频处理，其中，所述第一乘法器和所述第二乘法器的本振信号相位正交，经过混频处理后的两路数字信号分别经过梳状滤波抽取滤波器进行数据的速率变换，以及所述低通滤波器进行低通滤波，然后所述两路数字信号在所述第三乘法器的作用下相乘，所述环路滤波器对相乘后的数字信号进行环路滤波处理，所述数字控制器根据所述环路滤波器输出的数字信号调整所述第一乘法器和第二乘法器的相位。

3.一种接收机，包括低噪声高频放大电路、第一中频电路、第二中频电路和BPSK解调电路，所述低噪声高频放大电路依次通过所述第一中频电路、第二中频电路与BPSK解调电路连接；

所述BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

其特征在于：所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

4.根据权利要求3所述的接收机，其特征在于：在所述第一中频电路和第二中频电路之间还连接有降噪回路。