[发明专利]多路视频数据采集处理和传输的装置及其方法

说明书

技术领域

本发明涉及视频数据处理技术，特别涉及一种多路视频数据采集处理和传输的装置及其方法。 

背景技术

随着多媒体技术的发展和各种类型信息交流需求的不断增加，计算机工业和消费类电子工业正不断融合成一个全新的数字化信息产业，尤其是随着显示技术与控制技术的不断融合和发展，大型的、通畅的视讯信息成为需要解决的一个重要新课题。在大屏幕拼接显示墙、安防视频监控、视频会议、数字电视设备、教育培训、商务演示和游戏娱乐等众多领域中，都要求能处理海量的视讯信息，如多路不同视频输入源混合处理的需求出现在各种高端的工程领域。然而现有产品中还没有用于专门针对多路视频混合处理进行位置大小的视频分割叠加的装置；并且现有的多路视频采集装置都存在着支持的输入视频路数少，支持的视频输入标准少的缺点。 

目前现有的数据采集设备中，其采集卡一般都是用ARM或者DSP作为主处理单元来实现，受到芯片管脚视频口数量和处理性能的限制，这些卡一般都只能支持1至6路的视频采集。为了增加视频采集路数，目前采用的方法多为使用多个DSP芯片，或使用FPGA+DSP或者FPGA+ARM的方式。但是，采用多个DSP芯片来进行多路视频采集的话，其成本大大提高，而且系统的复杂度也会提高；采用FPGA+DSP或者FPGA+ARM来处理的话，会增加设备成本，并且会增加主处理单元之间协同工作所产生的时间消耗，增加电路的复杂度。 

发明内容

本发明的目的在于克服现有技术的不足，提供一种结构简单、传输稳定的多路视频数据采集处理和传输的装置。 

本发明的另一目的在于提供一种通过上述装置实现的多路视频数据采集 处理和传输的方法。 

本发明通过以下技术方案实现：包括由多个A/D芯片并列设置组成的数据采集模块、数据主处理器、通过两个数据存储器实现数据双路缓存的存储模块和输出模块，其中，数据采集模块与数据主处理器连接，存储模块与数据主处理器连接，输出模块与数据主处理器连接；数据采集模块外接视像设备，输出模块外接视频分割叠加单元及视频显示单元；数据主处理器包括用于配合完成各A/D芯片及数据存储器初始化的初始化单元、视频图像处理单元、数据存储单元和数据输出单元，其中初始化单元分为两部分，一部分为A/D芯片初始化单元，另一部分为数据存储器初始化单元。 

所述数据主处理器采用FPGA；所述A/D芯片初始化单元为独立的采集配置模块，采用低端的嵌入式MCU。 

所述存储模块由两个数据存储器SDRAM或DDRAM组成；所述输出模块由两个数据输出队列和一个输出接口组成，其输出方式为PCIe或DVI。 

所述A/D芯片为基于I²C总线可编程的芯片。 

所述数据主处理器的数据处理速率及其总线的传输速率大于或等于864MB/s；所述数据采集模块及所述输出模块的总线的传输速率大于或等于432MB/s。这是由于本装置最少可支持16路标准清晰度的视频流输入，单路标准清晰度视频流每秒所占的数据带宽为27MBytes/s(按50Hz的刷新率算为720×576×50×1.3＝27Mbytes)，16路标清视频流每秒所占的总数据带宽为27MBytes/s×16＝432MBytes/s，也就是说装置每秒的读写(采集和输出)速率要达到432MBytes/s×2＝864MBytes/s。 

所述视像设备包括模拟视像设备和数字视像设备，为PC机、摄像机或视频播放设备。 

以上装置中采集配置模块用于配置各A/D芯片；数据主处理器的主要功能有：采集各数字视频信号，为各数字视频信号加上数据分解、同步等协议数据；将各数字视频信号的数据缓存到存储模块中；读取缓存在存储模块中的数据，将其送至输出模块。 

通过以上装置实现的多路视频数据采集处理和传输的方法，包括以下步骤： 

(1)启动装置，数据主处理器的初始化单元配合采集配置模块，对数据采集模块中的各个A/D芯片和存储模块中的各个数据存储器分别进行初始化处理；该过程数据主处理器为各路视频在两个数据存储器中分配独立的存储地 址空间，同时在两个数据存储器中都预留出用于存储及更新各路视频实时状态的内存空间； 

(2)各个A/D芯片分别采集模拟视像设备上的模拟视频信号，并将模拟视频信号转换为数字视频信号；