[发明专利]时钟与数据恢复电路以及具有该电路的集成芯片

权利要求书

1.一种时钟与数据恢复电路，其特征在于，包括数据通道、锁频环路和相位调整环路，其中，

所述锁频环路利用训练信号产生锁定到期望频率的时钟信号；

所述相位调整环路利用所述训练信号将所述锁定到期望频率的时钟信号调整到期望相位；

所述数据通道利用锁定到所述期望频率和调整到所述期望相位的所述时钟信号同步传输恢复的数据。

2.根据权利要求1所述的时钟与数据恢复电路，其特征在于，

首先选通所述锁频环路，而断开所述数据通道和所述相位调整环路；

当所述锁频环路利用训练信号产生锁定到期望频率的时钟信号时，选通所述相位调整环路和所述数据通道，而断开所述锁频环路。

3.根据权利要求2所述的时钟与数据恢复电路，其特征在于，选通所述相位调整环路，而断开所述锁频环路具体包括：选通所述相位调整环路预定时间之后再断开所述锁频环路。

4.根据权利要求1所述的时钟与数据恢复电路，其特征在于，还包括解串器，用于连接所述数据通道、锁频环路和相位调整环路，在所述相位调整环路的时钟同步控制之下，将恢复出的数据经过处理后形成并行信号输出。

5.根据权利要求1所述的时钟与数据恢复电路，其特征在于，所述锁频环路包括第一前馈支路和第一反馈支路，

所述第一前馈支路从前级到后级依次包括：缓冲器，第一分频器，鉴频鉴相器、第一电荷泵和第一压控振荡器，所述第一电荷泵和第一压控振荡器之间通过第一电阻和第一电容接地；

所述第一反馈支路将所述第一压控振荡器的输出反馈到所述鉴频鉴相器，其包括第二分频器。

6.根据权利要求2所述的时钟与数据恢复电路，其特征在于，所述相位调整环路包括第二前馈支路和第二反馈支路，

所述第二前馈支路从前级到后级依次包括：鉴相器、第二电荷泵和第二压控振荡器，所述第二电荷泵和第二压控振荡器通过第二电阻和第二电容接地；

所述第二反馈支路将所述第二压控振荡器的输出反馈到所述鉴相器。

7.根据权利要求5所述的时钟与数据恢复电路，其特征在于，所述第一压控振荡器和所述第二压控振荡器共用，所述第一电阻和所述第二电阻共用，所述第一电容和所述第二电容共用。

8.根据权利要求6所述的时钟与数据恢复电路，其特征在于，所述鉴相器是半速率线性鉴相器，所述第一分频器的分频系数是1/10，所述第二分频器的分频系数是1/10，所述期望频率是1.35G Hz或810M Hz，所述期望相位是所述锁定到期望频率的时钟信号对准输入数据的中心部位时的相位。

9.根据权利要求7所述的时钟与数据恢复电路，其特征在于，所述数据通道从所述鉴相器得到锁定到所述期望频率和调整到所述期望相位的所述时钟信号。

10.根据权利要求2所述的时钟与数据恢复电路，其特征在于，还包括锁频指示器，用于指示所述锁频环路是否已经利用训练信号产生锁定到期望频率的时钟信号。

11.根据权利要求1至10任一项所述的时钟与数据恢复电路，其特征在于，所述恢复的数据是用于Displayport的数据。

12.一种集成电路芯片，其特征在于，包括权利要求1至11中任一项所述的时钟与数据恢复电路。