[发明专利]一种适于CMOS集成的暂态存贮电路及其使用方法

权利要求书

1.一种适于CMOS集成的暂态存贮电路，其特征在于，它由依次 相连的访问控制电路、暂态存贮单元和输出灵敏放大器组成，标 签芯片数字电路的复位信号PODR和输入数据信号D_IN经访问 控制电路写入暂态存贮单元，暂态存贮单元的暂存数据输出Vc 经输出灵敏放大器放大后由数据线D_OUT输出，所述访问控制 电路按照复位信号的复位方式不同为如下两种结构的一种：

1)对于复位信号PODR高电平复位有效，低电平正常工作的数 字系统，输入数据信号D_IN分别连接到或非门二(15)的一 个输入端和经反相器一(13)连接到或非门一(14)的一个 输入端，复位信号PODR分别连接到或非门一(14)和或非 门二(15)的另一个输入端，或非门一(14)的输出为访问 控制电路的输出信号IN，或非门二(15)的输出为访问控制 电路的输出信号

2)对于复位信号PODR低电平复位有效，高电平正常工作的数 字系统，输入数据信号D_IN分别连接到或非门二(15)的一 个输入端和经反相器一(13)连接到或非门一(14)的一个 输入端，复位信号PODR经反相器二(16)后分别连接到或 非门一(14)和或非门二(15)的另一个输入端，或非门一 (14)的输出为访问控制电路的输出信号IN，或非门二(15) 的输出为访问控制电路的输出信号

2.如权利要求1所述的适于CMOS集成的暂态存贮电路，其特征 在于，所述暂态存贮单元为如下两种结构的一种：

1)访问控制电路的输出与NMOS晶体管一(38)的栅极相 连，访问控制电路的输出IN与NMOS晶体管二(39)的栅 极相连，NMOS晶体管一(38)的漏极和NMOS晶体管二 (39)的漏极分别与电源VDD相连，NMOS晶体管一(38) 的源极、NMOS晶体管四(41)的栅极和NMOS晶体管三 (40)的漏极相连接，NMOS晶体管二(39)的源极、NMOS 晶体管三(40)的栅极、NMOS晶体管四(41)的漏极和储 能电容(42)的正极板相连，NMOS晶体管三(40)的源极、 NMOS晶体管四(41)的源极和储能电容(42)的负极板都 接地GND，储能电容(42)的正极板为暂态存贮单元的输出 Vc：

2)访问控制电路的输出与NMOS晶体管二(39)的栅极相 连，访问控制电路的输出IN与NMOS晶体管一(38)的栅 极相连，NMOS晶体管一(38)的漏极连接到电源VDD， NMOS晶体管二(39)的源极和储能电容(42)的负极板都 接地GND，NMOS晶体管一(38)的源极、NMOS晶体管 二(39)的漏极和储能电容(42)的正极板相连，储能电容 (42)的正极板为暂态存贮单元的输出Vc。

3.如权利要求1或2所述的适于CMOS集成的暂态存贮电路，其 特征在于，所述输出灵敏放大器为如下两种结构的一种：

1)暂态存贮单元的输出Vc和标签射频前端电压参考源的输出 参考电压V_ref分别与比较器(51)的正相输入端和负相输入 端相连，比较器(51)的输出经缓冲器(52)连接到数据输 出端D_OUT，输出灵敏放大器的比较判决电平V_M＝V_ref；

2)暂态存贮单元的输出Vc和暂态存贮单元的输出Vc经反相器 四(53)反相后分别与比较器(51)的正相输入端和负相输 入端相连，比较器(51)的输出经缓冲器(52)连接到数据 输出端D_OUT，输出灵敏放大器的比较判决电平VM为反相 器四(53)的开关阈值。