[发明专利]一种半导体器件栅极的制作方法

说明书

技术领域

本发明涉及半导体集成电路制作技术领域，特别涉及一种半导体器件栅 极的制作方法。

背景技术

目前，伴随着半导体制造技术的飞速发展，半导体器件为了达到更快的 运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、 高集成度方向发展，半导体器件的栅极变得越来越细且长度变得较以往更 短。半导体器件的制造技术已进入65nm乃至45nm工艺节点，栅极宽度的最 小特征尺寸已经达到45nm或更小。

多晶硅是制造栅极的优选材料，其具有特殊的耐热性以及较高的刻蚀成 图精确性。图1、图2、图3说明现有栅极的制造方法：如图1所示，首先 需在半导体衬底100上生成栅极氧化层110，然后在栅极氧化层110上沉积 多晶硅层120，随后涂布具有流动性的底部抗反射层(BARC)130和光刻胶 140。接下来如图2所示，图案化光刻胶层140，定义出栅极的位置，以光 刻胶图形140为掩膜，刻蚀BARC层130，得到图案化光刻胶层和BARC层。 然后继续以光刻胶图形140和BARC层130为掩膜刻蚀多晶硅层120，形成 栅极，如图3所示。

由于栅极的宽度决定着源/漏极到栅极的距离，从而影响着器件的性能， 所以，如何形成高质量的栅极是半导体制造工艺中必须关注的问题之一。尤 其对于小尺寸器件，光刻栅极时对光刻的精度要求较高，工艺难度较大，由 于图案化的掩膜层形状不均匀，很容易出现蚀刻的栅极局部宽度过短，那么 该局部源区极和漏极就可能穿通，导致器件失效。图4A是形成理想栅极的 俯视图。如图4A所示，由于栅极402刻蚀形状良好，该源极401和漏极403 工作正常。图4B是局部过短栅极的俯视图。如图4B所示，由于栅极402局 部过短，该局部源极401和漏极403穿通，形成穿通电流，导致器件失效。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体器件栅极的制作方 法，能够解决形成的栅极宽度局部不均匀，导致局部源极和漏极穿通，使器 件失效的问题。

为达到上述目的，本发明的技术方案具体是这样实现的：

本发明公开了一种半导体器件栅极的制作方法，在衬底上生成栅极氧化层 之后，在所述栅极氧化层上沉积多晶硅层，并在所述多晶硅层上形成图案化的 掩膜层，关键是该方法还包括：

在图案化的掩膜层两侧形成侧壁聚合物；

使图案化的掩膜层及侧壁聚合物做掩膜，刻蚀所述多晶硅层；

移除图案化的掩膜层及侧壁聚合物构成的掩膜。

所述图案化的掩膜层包括底部抗反射层和光刻胶层。

所述形成侧壁聚合物的方法为干法等离子刻蚀方法，进行垂直单向性的回 蚀刻。

所述干法等离子刻蚀的工艺参数包括：反应室压力为10mTorr～100mTorr， 射频功率为100W～500W，三氟甲烷的流量为50sccm～300sccm，氧气的流量为 10sccm～100sccm，氩气的流量为50sccm～250sccm，刻蚀时间为10s～100s。

所述形成侧壁聚合物的厚度为5nm～10nm。

所述图案化的掩膜层和侧壁聚合物采用氧气等离子灰化方法和湿法移 除。

由上述的技术方案可见，本发明提供的一种半导体器件栅极的制作方 法，在图案化光刻胶层和BARC层之后，在图案化的掩膜层两侧形成侧壁聚 合物，使图案化光刻胶层和BARC层以及侧壁聚合物做掩膜，均匀的掩膜形 状，使刻蚀出来的栅极宽度达到均匀，从而使栅极到源极和漏极的距离相等， 提高了器件的性能。

附图说明

图1为多晶硅层表面具有底部抗反射层和光刻胶层的器件剖面示意图。

图2为图1中刻蚀底部抗反射层和光刻胶层后的器件剖面示意图。

图3为图2中刻蚀多晶硅层后形成栅极的现有技术的器件剖面示意图。

图4A和4B为形成理想栅极和局部过短栅极的俯视图。

图5为本发明栅极制作方法的流程图。

图6A至图6E为本发明制作栅极的剖面示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并 举实施例，对本发明进一步详细说明。