[发明专利]一种超长指令字处理器

权利要求书

1.一种超长指令字VLIW处理器，其特征在于，包括：控制路径、数据 交换网络和多个包括操作数输入端口和数据输出端口的数据处理单元；

所述控制路径包括：

指令存储器控制单元，用于对外部的指令存储器进行访问控制；

指令译码单元，用于对所述指令存储器控制单元读取的VLIW指令进行指 令译码，并将译码得到的微指令发送给处理器状态机、数据交换网络和各个数 据处理单元，其中，所述VLIW指令包括指令标志位、指令立即数、数据交换 网络控制指令、主控指令和各个并行数据处理单元的微指令；

处理器状态机，用于根据接收到的微指令执行处理器的控制操作；

控制接口单元，用于提供处理器的控制寄存器和状态寄存器，实现对处理 器的全局控制功能，并对外提供查询本处理器状态的接口；

所述数据处理单元为运算单元和数据存储器控制单元；

其中，所述运算单元包括有：数据处理逻辑单元，与所述数据交换网络连 接，用于根据接收到的本运算单元的微指令，对本运算单元的操作数输入端口 上输入的数据执行相应的数据运算操作；

其中，所述数据存储器控制单元包括数据处理逻辑单元，用于负责处理器 内部寄存器与外部的数据存储器的数据交互，并同时负责数据地址的生成和数 据存储器的分片使能操作；

所述数据处理单元包括有：分布式寄存器堆，用于根据接收到的本数据处 理单元的微指令，保存本数据处理单元的数据处理逻辑单元的数据处理结果， 和/或将自身保存的数据通过本数据处理单元的数据输出端口输出；

所述数据交换网络，用于形成每一个所述操作数输入端口与所有所述数据 输出端口之间的通道，并根据接收到的数据交换网络控制指令，选择使所述通 道中的一个通道导通。

2.如权利要求1所述的处理器，其特征在于，所述操作数输入端口包括 左操作数输入端口和右操作数输入端口，所述数据输出端口包括左数据输出端 口和右数据输出端口。

3.如权利要求1所述的处理器，其特征在于，所述指令存储器控制单元， 进一步根据处理器状态机的控制，对外部的指令存储器进行所述访问控制。

4.如权利要求1所述的处理器，其特征在于，所述处理器的控制操作包 括：处理器的运行状态控制，处理器的循环控制，处理器的常数寄存器及全局 寄存器读写控制。

5.如权利要求4所述的处理器，其特征在于，

所述数据处理单元，还包括全局数据输入端口和/或常数数据输入端口；

所述数据交换网络，还用于形成所述处理器状态机与所述全局数据输入端 口或常数数据输入端口之间的通道，将所述处理器状态机输出的常数寄存器或 全局寄存器中的数据发送至数据处理单元。

6.如权利要求5所述的处理器，其特征在于，所述数据处理单元的微指 令包括操作码、源操作数地址，目的操作数地址和寄存器输出选择地址；

所述运算单元中的数据处理逻辑单元进一步用于根据所述操作码和源操 作数地址，对所述全局数据输入端口、常数数据输入端口和操作数输入端口中 的至少一个端口输入的数据执行与所述操作码对应的数据运算操作；所述分布 式寄存器堆进一步用于根据所述目的操作数地址确定所述数据处理结果的暂 存地址，以及根据所述寄存器输出选择地址，将该寄存器输出选择地址对应的 数据通过数据输出端口输出至数据交换网络。

7.如权利要求1所述的处理器，其特征在于，所述数据运算操作包括算 术逻辑操作、乘法累加操作、桶形移位操作和数据读写操作。

8.如权利要求1所述的处理器，其特征在于，所述数据处理单元的数量 是根据所述处理器的具体应用确定的。