[发明专利]一种片上多核DSP簇和应用扩展方法无效
申请号: | 200810225781.9 | 申请日: | 2008-11-12 |
公开(公告)号: | CN101739241A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 梁利平;王志君 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F15/76;G06F13/38;G06F12/08 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周国城 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多核 dsp 应用 扩展 方法 | ||
1.一种多核数字信号处理器簇,用于实现多个任务程序及其副本在多个数字信号处理器核上同时并行执行,其特征在于,包括:
二至四个单核数字信号处理器,每个单核数字信号处理器是一个程序执行控制器,用于完成数字信号处理的计算功能;
一组指令高速缓存,用于单核数字信号处理器的程序读写;
一组本地数据存储器,用于单核数字信号处理器的数据读写;
一个直接存储器读取交叉开关,用于完成本地数据存储器之间,以及数据存储器与总线接口网关之间的快速数据交换;
一个总线接口网关,用于负责数字信号处理器簇内外的程序和数据交换,该数据交换包括与片外存储器、IO接口以及路由单元的数据交换;
一组胶合逻辑单元,用于控制和选择各单核数字信号处理器之间的连接,簇内的各单核数字信号处理器之间为紧耦合全连通结构,任意两个单核数字信号处理器能进行数据通信。
2.根据权利要求1所述的多核数字信号处理器簇,其特征在于,该多核数字信号处理器簇的程序空间和数据空间在簇内部是分离的,在簇外部存储空间映射上是统一的。
3.根据权利要求2所述的多核数字信号处理器簇,其特征在于,所述内部的程序空间负责存储指令,内部的数据空间负责存储数据;内部的程序空间和数据空间在簇外部存储空间的统一映射依靠配置总线接口网关操作来完成。
4.根据权利要求1所述的多核数字信号处理器簇,其特征在于,所述每个单核数字信号处理器配置有一私有的指令高速缓存,并通过私有指令高速缓存机制共享处理器簇的存储空间,降低多个数字信号处理器同时访问处理器簇的程序空间时产生的冲突。
5.根据权利要求1所述的多核数字信号处理器簇,其特征在于,所述每个单核数字信号处理器对片上数据存储器采用局部写全局读的访问方式,对数据存储器的读操作访问空间是全局的,写访问空间是局部的;数据存储器在片内和片外的数据块交换采用直接存储器交叉开关数据传送机制。
6.一种基于权利要求1的多核数字信号处理器簇扩展方法,其特征在于,该方法以数字信号处理器簇为节点,依靠片上路由单元进行多核数字信号处理器片上网络和片间网络扩展,簇与簇之间数据传送依靠片上路由单元和遵循统一的路由协议来完成;片间物理连接基于高速串行链路接口,节点的通讯机制基于统一的路由寻址,片间数据交换采用高速串行链路的高速数据传送机制。
7.根据权利要求6所述的多核数字信号处理器簇扩展方法,其特征在于,所述片上路由单元是一种依靠路由寻址的数据包分组交换装置,每个路由单元搭载两个数字信号处理器簇,并支持东、南、西、北、上、下6个方向的数据包转发,从而构成二维或三维的互连结构。
8.根据权利要求7所述的多核数字信号处理器簇扩展方法,其特征在于,所述片上路由单元在用于多核数字信号处理器簇片上网络扩展时,物理层采用并行物理链路;在用于多核数字信号处理器簇片间网络扩展时,采用高速串行链路接口;无论是片上网络扩展还是片间网络扩展,多核DSP簇之间的数据交换具有统一的传送层接口。
9.根据权利要求6所述的多核数字信号处理器簇扩展方法,其特征在于,所述簇与簇之间数据传送遵循的路由协议采用分层结构,自上向下包括传送层、逻辑层和物理层。
10.根据权利要求6所述的多核数字信号处理器簇扩展方法,其特征在于,IO资源、存储资源作为独立的节点分布在扩展的多核数字信号处理器网络中,或者作为某个节点的外部资源与该节点连接并供其他节点共享;
当IO资源、存储资源作为独立的节点存在时,它们与数字信号处理器簇之间的通信以SerDes高速串行链路为架构,IO访问和存储访问支持高速串行链路存储访问协议。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810225781.9/1.html,转载请声明来源钻瓜专利网。