[发明专利]双镶嵌方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌方法。

背景技术

在集成电路设计和制造过程中，随着铜在芯片性能方面取得明显的优 势，铜互连线逐渐取代铝金属化成为集成电路互连技术发展的新趋势。 由于应用常规的等离子体刻蚀工艺，不易使铜形成图形，且干法刻蚀铜 时，在它的化学反应期间不产生挥发性的副产物，因此，通常采用双镶 嵌工艺形成铜互连线，即，首先，在介质层中形成具有通孔和沟槽的双 镶嵌结构；继而，形成覆盖所述双镶嵌结构的粘接层；最后，形成覆盖 所述粘接层并填充所述双镶嵌结构的铜。

实践中，为防止填充的铜扩散至所述介质层中，通常利用具有足够厚 度的所述粘接层覆盖所述双镶嵌结构的侧壁，以作为铜的扩散阻挡层， 形成所述粘接层的具体步骤包括，步骤11：如图1所示，在所述通孔20 和沟槽30的底壁及侧壁上形成具有确定厚度的粘接层40，所述厚度使覆 盖所述侧壁的粘接层40可防止在其上覆盖的铜扩散至所述介质层10中； 实践中，由于所述双镶嵌结构的开口的角度较大，覆盖所述底壁的粘接 层的厚度通常大于覆盖所述侧壁的粘接层的厚度，且覆盖所述通孔的底 壁的粘接层42的厚度大于或等于覆盖所述沟槽的底壁的粘接层44的厚 度，由于覆盖所述通孔的底壁的粘接层对器件的接触电阻影响较大，且 在相同条件下，所述粘接层材料(如TaN/Ta)的电阻率高于铜的电阻率， 使得应用上述方法形成铜互连线后，器件的接触电阻较大，易导致电学 性能变差；由此，形成所述粘接层的具体步骤还应包括，去除覆盖所述 通孔的底壁的粘接层；但是，覆盖所述沟槽的底壁的粘接层仍将起到扩 散阻挡层的作用，不应被完全去除；而且，实际生产中，若实现覆盖所 述通孔的底壁的粘接层的完全去除，而仅去除部分厚度的覆盖所述沟槽 的底壁的粘接层，需引入多步附加操作(如，形成新的掩膜层，以保护 覆盖所述沟槽的底壁的粘接层在覆盖所述通孔的底壁的粘接层的去除过 程中受到较少的损伤)，严重增加成本并降低生产效率，因此，通常， 覆盖所述沟槽的底壁的粘接层和覆盖所述通孔的底壁的粘接层的去除操 作同步进行，但获得的结果是：应用传统工艺只能去除部分厚度的覆盖 所述通孔和沟槽的底壁的粘接层；即，形成所述粘接层的具体步骤还包 括，步骤12：如图2所示，去除部分厚度的覆盖所述通孔和沟槽的底壁 的粘接层40；最后，形成覆盖所述粘接层并填充所述双镶嵌结构的金属 层。

但是，随着器件临界尺寸的缩小，即使去除部分厚度的覆盖所述底壁 的粘接层，剩余的所述粘接层在修复后仍然具有相当的厚度，仍然难以 使器件的接触电阻满足产品要求，由此，如何减小器件的接触电阻成为 本领域技术人员致力解决的主要问题。

2005年6月8日公布的公告号为“CN1624895A”的中国专利申请中提 供了一种低电阻通道接触的形成方法，通过在所述基片上的单镶嵌或双 镶嵌腐蚀开口内凝结一层可凝结的清洗剂(CCA)，以增强粘接性能，减小 器件的接触电阻。但应用此方法是需增加额外的步骤，易导致生产效率 的降低和废品的增加。

发明内容

本发明提供了一种双镶嵌方法，可减小器件的接触电阻。

本发明提供的一种双镶嵌方法，包括：

在介质层中形成具有通孔和沟槽的双镶嵌结构；

确定包含沉积标准功率在内的沉积工艺参数，所述沉积工艺参数用 以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层，形成 于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层 扩散至所述介质层中；

调整所述沉积工艺参数，确定小于所述沉积标准功率的沉积反应功 率；

利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形 成粘接层，使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟 槽的底壁的粘接层的厚度；

去除形成于所述通孔的底壁的粘接层；

形成填充所述双镶嵌结构的金属层。

可选地，在去除形成于所述通孔的底壁的粘接层和形成填充所述双 镶嵌结构的金属层的步骤之间，还包括：形成覆盖所述通孔的底壁及形 成于所述侧壁和沟槽底壁的粘接层上的粘接分层。

可选地，所述金属层材料为铜。

可选地，所述沉积反应功率为所述沉积标准功率的1/2-2/3。

可选地，所述沉积标准功率为15KW时，所述沉积反应功率为 8KW-10KW。