[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造 方法。

背景技术

半导体集成电路通过在半导体衬底中和上形成半导体器件，并将所 述半导体器件用互连线连接而形成。其中，不同的半导体器件通过浅沟 槽隔离结构隔离。

浅沟槽隔离结构形成于半导体衬底中，以在衬底中隔离出用于制造 集成电路器件的有源区。浅沟槽隔离结构一般通过在半导体衬底中形成 沟槽、并在该沟槽中填充绝缘介质的方法形成。例如，在公开号为CN 1649122A的中国专利申请文件就公开了一种浅沟槽隔离的制造方法。

现有一种浅沟槽隔离结构的制造方法如图1至图5所示。

请参考图1，提供衬底10，在所述衬底上依次形成有垫氧化硅层12和 硬掩膜层14。

请参考图2，通过光刻和刻蚀工艺在所述衬底中形成沟槽16，所述沟 槽16上方相应的硬掩膜层14和垫氧化硅层12中具有开口。

请参考图3，在所述沟槽16中填充绝缘介质18。

请参考图4，移除所述硬掩膜层14。

请参考图5，移除所述垫氧化硅层12，即形成包括绝缘介质层18a的 浅沟槽隔离结构。其中，可采用氢氟酸溶液的湿法腐蚀工艺移除该垫氧 化硅层12。去除该垫氧化硅层12后，即形成浅沟槽隔离结构。

接着，需要在浅沟槽隔离结构隔离而形成的有源区中形成阱区。请 参考图6，在所述衬底10上形成牺牲氧化层20，并执行掺杂工艺，在衬底 10中形成阱区22。其中，所述牺牲氧化硅层20作为保护层，并缓冲掺杂 工艺中注入到衬底10中的离子的速度，保护所述衬底10在掺杂工艺中不 受损伤。

然后，请参考图7，移除该牺牲氧化硅层20。

然而，上述的工艺中，由于需要在衬底10表面两次执行去除氧化硅 的工艺(包括垫氧化硅层12和牺牲氧化硅层20)，使得浅沟槽隔离结构 与衬底10交界处形成较大的凹陷缺陷18b，该凹陷缺陷18b会影响隔离效 果并使得形成的器件性能变差。

基于此，提出了改进的方法，即在执行上述的掺杂工艺之前，以所 述的垫氧化硅层12作为保护层，而不必单独形成牺牲氧化硅层20。该方 法虽然可以部分的改善所述的凹陷缺陷18b，然而，却无法改善或消除在 在浅沟槽隔离制造工艺中造成的衬底10的有源区中的缺陷和损伤，例如， 在沟槽16中沉积绝缘介质18时引起的沟槽顶部边缘的弱点(weak point)缺 陷、等离子体损伤等。

发明内容

本发明提供一种半导体器件的制造方法，可改善或消除在浅沟槽隔 离制造工艺中引起衬底的有源区中的缺陷和损伤。

本发明提供的一种半导体器件的制造方法，包括：

提供衬底，在所述衬底中具有沟槽，在所述沟槽中填充有绝缘介质， 在所述衬底的沟槽以外的区域上具有垫氧化硅层；执行氧化工艺，以氧 化所述垫氧化硅层下面的衬底，在所述垫氧化硅层下形成牺牲氧化硅 层；去除所述垫氧化硅层和牺牲氧化硅层。

可选的，所述氧化工艺为干氧氧化或湿氧氧化。

可选的，若所述氧化工艺为干氧氧化，所述干氧氧化包括快速热氧 化；若所述氧化工艺为湿法氧化，所述湿氧氧化为原位水蒸气产生氧化。

可选的，所述氧化工艺为干氧氧化，温度为1000℃至1100℃。

可选的，在执行所述氧化工艺之前，或者在执行氧化工艺之后且在 去除所述垫氧化硅层和牺牲氧化硅层之前，进一步包括对所述衬底掺杂 形成阱区的工艺。

可选的，形成的牺牲氧化硅层的厚度为10至30埃。

可选的，去除所述垫氧化硅层和牺牲氧化硅层的工艺为湿法刻蚀工 艺。

可选的，所述方法应用于输入/输出器件和核心器件同时制造的工 艺中。

可选的，在执行所述氧化工艺之前，或者在执行氧化工艺之后且在 去除所述垫氧化硅层和牺牲氧化硅层之前，还包括在对所述衬底执行氮 注入工艺。

可选的，在所述衬底中形成沟槽及沟槽中的绝缘介质的步骤如下：