[发明专利]苛刻环境抗辐照高速通信芯片IP核中的控制模块无效
申请号: | 200810227191.X | 申请日: | 2008-11-25 |
公开(公告)号: | CN101404004A | 公开(公告)日: | 2009-04-08 |
发明(设计)人: | 关永;张杰;朱虹;张伟功;尚媛园;万玛宁;陈金强;毛春静;刘永梅;赵冬生;张健 | 申请(专利权)人: | 首都师范大学 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 北京慧泉知识产权代理有限公司 | 代理人: | 王顺荣;唐爱华 |
地址: | 100037北京市海淀区西*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 苛刻 环境 辐照 高速 通信 芯片 ip 中的 控制 模块 | ||
1、一种苛刻环境抗辐照高速通信芯片IP核中的控制模块,其特征在于:一种苛刻环境抗辐照高速通信芯片IP核中的控制模块,该控制模块包括2个子模块,分别为LinkEnable模块和IPCore_Controller模块:
LinkEnable模块用来产生链路使能信号,只有在信号LinkDisable无效,信号LinkStart和AutoStart至少有一个有效的情况下,LinkEnable信号才有效;
IPCore_Controller模块用来控制链路在各个状态之间的转换,在该IPCore_Controller模块中,用有限状态机来控制链路在各个状态之间的转换,其中包括7种状态:ErrorReset,ErrorWait,Ready,Started,Connecting,Run和DataSave。
2、根据权利要求1所述的苛刻环境抗辐照高速通信芯片IP核中的控制模块,其特征在于:所述的IPCore_Controller模块初始化后,进入ErrorReset状态,在该ErrorReset状态下,发送模块和接收模块都会被复位;而ErrorReset状态在等待了T1时间后,会无条件的转移到ErrorWait状态;在ErrorWait状态下,接收模块将被使能,而发送模块被复位;ErrorWait状态在等待了T2时间后,会无条件的转移到Ready状态;如果在ErrorWait状态下,断开错误被检测到,那么状态机将会跳转回ErrorReset状态;在Ready状态下,接收模块被使能,同时发送模块被复位;如果链路使能信号有效,那么状态机将跳转到Started状态;如果断开错误被检测到,那么状态机将会跳转回ErrorReset状态;在Started状态下,状态机开始和在链路另一端的链路接口通过发送一个或者更多的NULL来建立一条连接,此时接收模块将被使能,发送模块发送NULL;如果有NULL被接收,那么状态机将跳转到Connecting状态;如果有断开错误被检测到,那么状态机将会跳转回ErrorReset状态;如果等待了时间T2,还没有NULL被接收,那么状态机也会跳转回ErrorReset状态;在Connecting状态下,接收模块和发送模块均被使能,发送FCT;如果一个FCT信号被接收到,那么状态机将转移到Run状态;如果有断开错误被检测到,或者有非空字符或FCT被接收,那么状态机将会跳转回ErrorReset状态;如果等待了时间T2,还没有FCT被接收,那么状态机也会跳转回ErrorReset状态;在Run状态下,接收模块被使能,同时发送模块可以发送空字符、FCT或者常字符;如果链路接口没有被使能,或者一个断开错误,信誉错误被检测到,在Run状态下,状态机将转移到DataSave状态;在没有错误发生或者链路无效时,链路会一直保持Run状态,Run状态是正常运行时的状态;在DataSave状态下,链路发生的错误被记录分析,当前的数据被保存;如果当前的数据能够被保存,并且发生的错误已经被读取,那么状态机将转移到ErrorReset状态;否则,链路将一直处于DataSave状态下,等待跳转条件的满足。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于首都师范大学,未经首都师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810227191.X/1.html,转载请声明来源钻瓜专利网。