[发明专利]一种模拟采样开关及模数转换器

权利要求书

1.一种模拟采样开关，其特征在于，包括：

采样开关电路，所述采样开关电路包括采样开关管，所述采样开关电路用于控制所述采样开关管的导通状态；

比较器电路，用于比较所述采样开关管输入信号电位与输出信号电位的高低，将高电位端作为所述采样开关管的源极，并将高电位端的信号分别连接到所述采样开关管的衬底和栅极。

2.根据权利要求1所述的模拟采样开关，其特征在于，所述采样开关电路包括：

第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管；

所述第一PMOS晶体管作为采样开关管，所述第一PMOS晶体管的源极与输入信号端口相连，所述第一PMOS晶体管的漏极与输出信号端连接；

所述第二PMOS晶体管的漏极与所述第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的源极与所述第三PMOS晶体管的漏极连接，所述第二PMOS晶体管的栅极接参考地，所述第二PMOS晶体管作为恒导通管，避免所述第三PMOS晶体管因为源漏电压高于电源电压而击穿；

所述第三PMOS晶体管的源极与电源电压连接，所述第三PMOS晶体管的栅极与时钟控制信号连接，所述第三PMOS晶体管作为时钟控制管，控制所述第一PMOS晶体管的开关状态。

3.根据权利要求2所述的模拟采样开关，其特征在于，所述采样开关电路还包括：

第一浮置电池结构，用于时钟高电位时，降低所述采样开关管的栅极电位。

4.根据权利要求3所述的模拟采样开关，其特征在于，所述第一浮置电池结构包括：

第四PMOS晶体管和第一电容；

所述第四PMOS晶体管的栅极接电源，所述第四PMOS晶体管的源极接由时钟自举电路产生的外加信号；

所述第一电容的负极接所述第二PMOS晶体管的漏极，所述第一电容的正极与所述第四PMOS晶体管的漏极相连，作为浮置电池。

5.根据权利要求4所述的模拟采样开关，其特征在于，所述采样开关电路还包括：

源极电压控制电路，用于将所述采样开关管的源极电压信号接至其栅极，实现所述采样开关管栅源电压的恒定。

6.根据权利要求5所述的模拟采样开关，其特征在于，所述源极电压控制电路包括：

第五NMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第二电容；

所述第六PMOS晶体管的源极接电源，所述第六PMOS晶体管的栅极接时钟信号，所述第二电容的正极与所述第六PMOS晶体管的漏极连接，所述第二电容的负极与所述第九NMOS晶体管的漏极相连，所述第九NMOS晶体管的栅极接时钟反信号，所述第九NMOS晶体管的源极接参考地，构成第二浮置电池结构；

所述第七PMOS晶体管的源极与所述第八NMOS晶体管的漏极相连，所述第七PMOS晶体管的漏极与所述第八NMOS晶体管的源极相连，所述第七PMOS晶体管的栅极接时钟信号，所述第八NMOS晶体管的栅极接时钟反信号，构成传输门结构；

所述第五NMOS晶体管的源极与所述第一电容的正极相连，所述第五NMOS晶体管的栅极与所述第二电容的正极相连，所述第一PMOS晶体管的衬底端与所述第五NMOS晶体管的漏极连接，在时钟高电位时将源极信号传输至所述采样开关管的栅极。