[发明专利]远程升级现场可编程门阵列的系统、接口卡及方法

说明书

技术领域

本发明涉及远程升级技术领域，具体涉及远程升级现场可编程门阵列的系统、接口卡及方法。

背景技术

为了灵活应对各行业用户的各种需求，路由器等通信设备已经大量应用了模块化设计，同一款主板通过配置不同的接口卡，可以实现多种不同的接口接入，为很多行业用户提供了更为丰富、方便、灵活的组网的方式，节省了用户的投资并减少了用户网络维护的难度。目前应用的接口卡中，大量使用了后端为外围部件互联(PCI，Peripheral Component Interconnect)接口、局部总线(Local bus)接口的总线方式，后续可能还会使用高速PCI(PCIE)总线等。

由于接口卡的种类众多，并且各种接口类型丰富，在板卡设计中会经常使用到大规模现场可编程门阵列(FPGA，Field Programmable Gate Array)芯片来实现接口协议或者接口控制。目前的路由器产品已经在多款接口卡上应用了FPGA芯片。由于FPGA通常开发复杂度高，经常会涉及到版本的升级。即便已发放到市场上的FPGA版本也存在版本升级的风险，因此实现FPGA版本的远程升级功能很有必要。

FPGA的远程升级除了要有一定的数据通道将升级数据传递到FPGA芯片上之外，还需要若干控制信号的介入，才能控制FPGA实现自我配置。但对于接口卡这种特殊形式的模块，其同主板的连接往往就是纯粹的Local bus总线、PCI总线等，没有多余可用的通用输入输出(GPIO，General PurposeInput Output)管脚，如图1所示。因此，要实现FPGA的远程升级就显得格外复杂。

图2为现有的远程升级FPGA的示意图，如图2所示，通常在接口卡上增加一片复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)。通过CPLD来实现一定的接口配置逻辑，对FPGA进行升级。远程升级的过程为：通过网络将升级数据传输到主板的CPU上，主板的CPU通过数据通道(PCI总线等)将升级数据传送到CPLD中；然后CPLD按照一定的配置逻辑来加载FPGA，并激活FPGA，从而实现远程升级。

现有方案的缺点如下：

1、为了能与主板的CPU通信，CPLD必须实现一个复杂的PCI核(PCIcore)，并且还要完成PCI接口向FPGA配置接口的转换。

2、为提高升级数据加载效率和避免占用CPU资源，需要CPLD内部的PCI core工作在Master方式，经PCI桥片仲裁申请到PCI总线后，通过直接内存访问(DMA，Direct Memory Access)控制器来从主板内存获取升级数据(一般在8Mbits左右)。因为PCI总线以高速Burst方式操作数据，而配置接口数据率较低，这样就要求CPLD必须自带较多随机访问内存(RAM，Radom Access Memory)资源，设计成内部先入先出(FIFO，First In First Out)来缓存升级数据块。

3、接口卡上有CPLD和FPGA两个master设备，必须增加一级PCI桥片作为总线仲裁。

4、接口卡上的CPLD和FPGA的PCI core必须同频率设计。但因为CPLD工艺限制，在CPLD上实现66MHz的PCI core比较困难，因此当FPGA工作在66MHz时还需要在FPGA和CPLD之间增加一级PCI桥片作总线隔离。

总的来说，该方案需要的CPLD规模大、设计复杂，还需增加PCI桥片，造成整体设计成本偏高。另外，PCI桥片的插入，还会造成FPGA同主板的通信效率降低。

发明内容

本发明提供远程升级FPGA的系统、接口卡及方法，以降低接口卡的设计成本。

本发明的技术方案是这样实现的：

一种远程升级FPGA的系统，包括：主板和接口卡，且，接口卡包括：FPGA、闪存和CPLD，其中：

主板，将远程网管发来的升级数据发送给FPGA，并在接收到远程网管发来的升级指令后，向FPGA发送升级启动指令；

FPGA，将主板发来的升级数据写入闪存，接收主板发来的升级启动指令，向CPLD输出启动信号；根据CPLD输入的控制信号时序，从闪存读取升级数据完成配置；

CPLD，接收FPGA发来的启动信号，向FPGA输出一组控制信号时序。

所述FPGA进一步包括：用于在配置完成后，向主板发起配置完成中断的模块，