[发明专利]嵌入式处理器的跟踪调试方法有效

专利信息
申请号: 200810227987.5 申请日: 2008-12-04
公开(公告)号: CN101751327A 公开(公告)日: 2010-06-23
发明(设计)人: 李艳华;李丹 申请(专利权)人: 北京中电华大电子设计有限责任公司
主分类号: G06F11/36 分类号: G06F11/36
代理公司: 暂无信息 代理人: 暂无信息
地址: 100102 北京市朝阳*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 嵌入式 处理器 跟踪 调试 方法
【说明书】:

技术领域:

发明涉及嵌入式处理器的跟踪调试领域,是实现嵌入式系统的跟踪调试的一种方法。

背景技术:

目前国际上实现跟踪的方法有Nexus标准和ARM的片上调试技术,但是JTAG IEEE1149.1 标准只能提供一种静态的调试方法,如处理器的启动和停止、软件断点、单步执行、修改寄 存器,而不能提供处理器实时运行时的信息。需要对JTAG的基本功能进行了加强和扩展Nexus 将调试开发分成四级,从第一级开始,每级的复杂度都在增加,并且上级功能覆盖下一级。 第一级使用JTAG的简单静态调试;第二级支持编程跟踪和实时多任务的跟踪,用户用I/O引 脚作为多路复用辅助调试口;第三级包括处理器运行时的数据写入跟踪和存储器的读写跟踪; 第四级增加了存储替换并触发复杂的硬件断点。但是Nexus标准比较抽象,实际实现技术难 度比较高。

ARM处理器中采用的片上调试技术(on-chip debugger)。片上调试技术通过在芯片的 硬件逻辑中加入调试模块,在一定的条件下实现实时跟踪和分析。

目前国内芯片实现跟踪功能的比较少,调试手段主要还是静态调试。通过断点和单步把 处理器暂停,进行读写寄存器和存储器的操作。但是跟踪可以方便的捕捉高速信号以及实现 高级的调试功能,可以记录程序高速运行时轨迹,便于用户程序的查错、恢复等。

发明内容:

本发明主要目的是为嵌入式系统的调试实现指令跟踪和总线的地址数据跟踪的功能。PC 机通过JTAG接口配置跟踪模块里的寄存器。跟踪模块根据已设置好的触发条件,采集需要的 数据,并把数据以一定的格式打包后存放到RAM中。PC机通过JTAG接口把RAM中的数据读 出,根据预先约定的协议解析包恢复跟踪信息。

跟踪包含处理器指令跟踪和数据跟踪。数据跟踪记录存储器总线或待观测总线的地址和 数据信息。指令跟踪记录正在运行的指令,可以记录运行程序在每个周期所执行的操作,也 可以有选择的只记录跳转异常等特殊行为。处理器指令可以分为两类:直接分支指令和间接 分支指令。直接分支指令指的是可以通过当前正在执行的指令推出下一条将要执行的指令。 仅需要知道当前执行的指令以及这条指令是否被执行,就可以知道下一条指令的地址。间接 分支指令指的是不能由当前执行的指令推出下一条将要执行的指令。例如:所有的异常如中 断和复位等。以及与PC相关的指令。CALL[Rs];JMP[Rs];JMP[[Rs+]];JMP[A+DPTR]。 指令执行指的是指令到了执行态,并且通过了条件测试。将会使用字母E(executed)来表 示。指令没有执行指的是指令到了执行态,但没有通过条件测试,将会使用字母N(not executed)来表示。处理器指令跟踪记录正在运行的指令,详细的记录信息将会导致所需的 缓冲的容量要足够大,为了保证足够多的记录,每条记录所包含的信息必然要减少,本发明 通过实现触发和滤波的功能并且根据处理器的指令特点有选择的记录信息,减少跟踪缓冲RAM 的容量。其中触发表明什么时候开始采集数据,滤波是有选择的把总线的地址数据信息存入 RAM。设置存储器地址或数据、PC或者待观测总线的地址或数据为触发条件。设置存储器地 址范围或数据范围、PC范围或者待观测总线的地址范围或数据范围为滤波条件。

跟踪模块根据已设置好的触发条件,采集需要的数据,并把数据以一定的格式打包后存 放到RAM中。输出包包括同步包和指令包,其中同步包是在第一次触发条件满足的时候或者 每隔一定的时钟周期输出的同步信息包;指令包:首先判断是否是分支指令,如果是分支指 令则输出分支地址包,再判断该条指令是否被执行,如果没有被执行则输出指令包;如果被 执行且计数器到15,则输出指令包;如果被执行但计数器不到15,则计数器加一。由于一般 的程序代码顺序执行的几率比较大,本发明公开的设计输出包的流程如图1所示。当第一次 满足触发条件的时候或者同步频率计数器为0的时候输出同步包,同步包中包含程序当前的 指令地址。如果当前指令是直接分支指令,则记录该条指令是否被执行的信息,如果没有执 行,则输出指令包;如果被执行了,但连续执行的指令个数等于15,则输出指令包;如果被 执行了,但连续执行的指令个数小于15,则计数器加一,不打包输出;如果当前指令是间接 分支指令,则输出分支地址包,包含下一条指令的地址。

附图说明:

图1为输出包流程

图2为跟踪模块的整体框图

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司,未经北京中电华大电子设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810227987.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top