[发明专利]FF总线帧类型识别器

说明书

技术领域

本发明涉及一种现场总线技术，具体地说是一种可提取FF总线数据链 路层数据单元帧控制信息的FF总线帧类型识别器。

背景技术

FF现场总线(FOUNDATION Filedbus，简称FF)数据链路层上生成的 协议控制信息实现对总线上的各类链路传输活动的控制。总线通信中的链 接活动调度、数据的接收和发送、活动状态的探测和响应、总线上各设备 间的链路时间同步等，都是通过数据链路层实现的。数据链路层协议数据 单元(DLPDU)提供数据链路的协议控制信息。协议控制信息由三部分组 成。第一部分是帧控制信息，指明数据链路层协议数据单元的种类、地址 长度、优先权等；第二部分是数据链路地址，包括目的地址与源地址，并 非所有种类的数据链路层协议数据单元都具有目的地址与源地址；第三部 分则指明该类数据链路层协议数据单元的参数。在传统设计中数据链路层 协议数据单元的控制信息提取由软件实现，占用过多的资源，性能比较低。

发明内容

针对现有技术中存在的上述不足之处，本发明要解决的技术问题是提 供一种通过硬件电路提取帧控制信息、数据链路地址以及相关参数的FF总 线帧类型识别器。

为解决上述技术问题，本发明采用的技术方案是：

本发明一种FF总线帧类型识别器，设于FF现场总线数据链路层中， 包括：帧控制字译码和目的地址接收模块，将接收的来自现场总线的数据 信号生成帧控制信息、地址匹配结果和数据链路层协议数据单元的相关参 数，转发给数据链路层的上层处理单元；地址匹配模块，将接收到的数据 链路层中的地址表数据以及通过转换电路接收的地址数据有效指示信号进 行地址匹配处理，输出至数据链路层的上层处理单元，指示地址匹配的结 果；转换电路，用于将地址数据有效指示信号进行时序调整，送至地址匹 配模块，指示地址数据有效。

所述帧控制字译码和目的地址接收模块包括：

帧控制字锁存器，接收现场总线的数据信号，锁存帧控制字；

计数比较控制器，接收现场总线的控制信号，对控制信号进行计数， 达到译码逻辑电路输出的地址字节数时，产生输出信号至地址匹配模块；

译码逻辑电路，对帧控制字锁存器输出的帧控制字进行译码，输出至 数据链路层的上层处理单元；

目的地址接收器，接收现场总线的数据信号，提取目的地址，输出至 地址匹配模块。

所述地址匹配模块包括：地址表数据接收模块，地址比较模块，请求 延迟处理模块和状态机四个模块

地址表数据接收模块，接收数据链路层中的地址表数据，送至地址比 较模块；

地址比较模块，将接收的帧控制字译码和目的地址接收模块的目的地 址和地址表数据接收模块的地址表数据进行比较，生成地址匹配标志信号 送至数据链路层的上层处理单元；

请求延迟处理模块，对接收的地址表数据有效指示信号进行延时处理；

状态机，接收帧控制字译码和目的地址接收模块的信号，生成控制信 号对地址表数据接收模块和地址比较模块进行控制，同时生成状态信号送 到数据链路层的上层处理单元；

或门，接收地址比较模块的地址匹配标志信号及地址表结束标志信号， 生成查表结束信输出号至数据链路层的上层处理单元；

与门，接收地址比较模块的地址匹配标志信号、地址表结束标志信号、 正在查表标志信号以及查表使能信号，生成查表请求信号输出至数据链路 层的地址表。

所述转换电路包括第1～3个触发器及异或门，其中第1触发器的输入 端口接有地址表数据的有效指示信号，输出至第2触发器的输入端口，第2 触发器的输出端与第3触发器的输入端口相连，异或门输入端分别与第2 触发器的输出端和第3触发器的输出端相连，输出端接至地址匹配模块。

本发明具有以下有益效果及优点：

1.可以实时提取DLPDU的种类信息；

2.可以识别DLPDU的长地址或短地址；

3.可以提取DLPDU的地址信息；

4.可以以FPGA、CPLD、IP等多种方式实现。

附图说明

图1为本发明结构框图；

图2为本发明中帧控制字接收译码和目的地址接收模块的结构框图；