[发明专利]单频道寻址识别应答方法及其系统装置

说明书

技术领域

本发明涉及的是以扫描寻址方式回叫众多对象的方法及电子应答装置。

背景技术

以电子编码寻址方式识别多个被搜寻对象的方法有多种，但现有编码寻址技术普遍存在寻址识别方法和系统结构构成复杂而庞大，而且占用频道资源量较多，或存在寻址数量受局限等技术问题。

发明内容

本发明申请的发明目的在于提供一种寻址数量不受限且具有简化应答方法及系统构成的单频道寻址识别应答方法及其系统装置。本发明申请所提供的单频道寻址识别应答方法技术方案，其主要技术内容是：一种单频道寻址识别应答方法，该方法的呼叫方由扫描方波信号的一串相同沿变信号启动其发射电路、顺序发送包括各子机编码码址信息的呼叫信号，按所述扫描方波信号的一串相邻反向沿变信号启动接收电路、顺序接收对应码址的子机的回应信号，子机接收到呼叫方发射呼叫信号后在呼叫方接收电路开启的时间内发射回应信号，由呼叫方接收进行下一步处理。

基于以上述的单频道寻址识别应答方法，本发明申请公开的单频道寻址识别应答系统装置技术方案，其主要技术内容是：一种单频道寻址识别应答系统装置，包括呼叫主机和若干子机，其呼叫主机包括有中央控制单元和回应状态显示单元，与中央控制单元的CPU芯片控制总线、数据总线连接设置有发射单元和接收单元；各回应子机包括有接收电路和发射电路，接收电路输出端触发接入第一单稳态延时电路，第一单稳态延时电路输出触发接入第二单稳态延时电路输入端，第二单稳态延时电路驱动连接发射电路，第一单稳态延时电路驱动连接接收电路。

本发明申请公开的单频道寻址识别应答方法及其系统装置技术方案，采用无线单频道寻址工作方法，其占用的无线频道资源最少，编码分址扫描各个子机的寻址方法具有抗干扰能力强的技术特点，每一子机也无需具有与呼叫主机同样精度的同步脉冲控制装置的结构构成下仍能确保其与呼叫子机具有固定时间的回应关系，而且还具有被寻址的子机数量不受限制的技术优点；综合多方面技术因素，使本系统产品易于实施产品调试、工作可靠性强，其结构构成简单、成本造价低。

附图说明

图1和图2所示的是体现本单频道寻址识别应答方法的呼叫主机和了机工作的时序图

图3是木单频道寻址识别应答系统装置中的呼叫主机电路图

图4是本单频道寻址识别应答系统装置中的子机电路原理图。

具体实施方式

本发明申请公开的单频道寻址识别应答方法，参考呼叫主机和子机工作的时序工作图，其呼叫方在一扫描方波信号控制下，由其一串方波上升沿信号启动其发射电路、依顺序分别发送包含各子机编码码址信息的呼叫信号，再以该扫描方波信号的一串相邻的下降沿信号关闭发射电路、启动接收电路，顺序接收对应码址子机的回应信号，呼叫主机按此顺序控制其发射电路和接收电路工作；各子机接收到呼叫方发射呼叫的本码址信号后在不小于上述扫描脉冲周期信号的1个方波宽度ΔT、小于2个方波宽度2ΔT的时间内发射回应信号，也就是说在所述的扫描方波信号控制下，呼叫主机在每一脉冲上升沿时开启其发射电路、关闭其接收电路，发射一含有一码址信息的呼叫信号，在该方波下降沿时关闭发射电路、开启接收电路，处于接收子机回应信号的状态中，在这一过程中，其对应码址的子机接收到对其的呼叫信号后，关闭本子机的接收电路、开启发射电路，并在接收后的不小于上述扫描方波信号的1个方波宽度ΔT、小于2个方波宽度2ΔT的时间内发射回应信号，在本实施例中子机发射回应信号与主机发射启动沿信号的时间间隔选在(1+20％)ΔT，从而保证呼叫主机与子机间的信息传递的时间配合关系，由呼叫方接收回应信号后做显示或其它程序处理。

基于以上述的单频道寻址识别应答方法，本发明申请公开的单频道寻址识别应答系统装置，其电路构成分别如图3和图4所示，该单频道寻址识别应答系统装置包括呼叫主机和若干子机，其呼叫主机包括有中央控制单元和回应状态单元，其回应状态单元包括蜂鸣器和发光二极管D1-D4与中央控制单元IC1连接构成，与中央控制单元IC1的数据总线连接设置有发射单元和接收单元，由CPU芯片的控制总线及其驱动电路驱动端VF、VJ分别驱动连接于发射单元和接收单元。各子机包括有接收电路和发射电路，接收电路输出端a触发接入第一单稳态延时电路，第一单稳态延时电路输出触发接入第二单稳态延时电路输入端，第二单稳态延时电路驱动连接发射电路，第一单稳态延时电路驱动连接接收电路。在木实施例结构中，其中的两单稳态延时电路均是由NE555时基集成芯片U1、U2构成，接收电路的输出端a接入第一单稳态延时电路的门限端脚6，当本子机接收电路接收到呼叫本子机的呼叫信号后，第一单稳态延时电路反馈输出端脚3变低，放电端脚7输出低电平，经其输出连接的两串接反向开关驱动电路Q3、Q4对接收电路输出关闭低电平c，同时放电端脚7输出低电平至第二单稳态延时电路U2，促使第二单稳态延时电路U2及其驱动电路Q5截止，关闭其发射电路，直至第一单稳态延时电路U1中的触发端脚2连接的延时电路中的电容放电延时结束时，而该放电延时时间为所设计的(1+20％)ΔT，其放电端脚7转为高电平输出至第二单稳态延时电路U2，使第二单稳态延时电路U2的放电端脚7输出低电平，使其发射电路的驱动开关管Q5导通，其驱动端b启动发射电路发射回应信号，由主机接收电路在其接收时间段内接收。