[发明专利]一种面向写穿透cache的SDRAM读写方法

说明书

技术领域

本发明涉及一种SDRAM读写方法，特别涉及一种面向写穿透cache的SDRAM读写方法。

背景技术

SDRAM(Synchronous Dynamic Random Access Memory)，即同步动态随机存储器，它与系统时钟同步，支持高速总线时钟频率，在大容量数据存储中得到了广泛的应用，性价比高。它采用了多体(Bank)存储器结构和突发模式，能传输一整块而不只是一个单元的数据。每一个Bank通过行列来寻址，Bank的数量以及行列地址的位数主要取决于SDRAM存储器的容量。现在的SDRAM分为SDR SDRAM和DDR SDRAM，其中SDR为Single Data Rate的缩写，而DDR为Double Data Rate的缩写。

在现有的SDRAM中，初始化SDRAM时要设置SDRAM的工作模式，在工作模式中对写方式的设置一般有两种，即单个操作方式(Single方式)和多个连续操作方式(Burst方式)。Single方式允许地址在SDRAM一行内任意跳变，其写行为如图1所示。在执行写穿透策略的Cache中，CPU的Cache对SDRAM内存的写操作是单个数据的访问，而且写地址遵循局部性原理，符合图1所描述的单个写操作方式(Single Write方式)中对地址的要求。

对SDRAM某一字单元(WORD)的访问需要经过行开启才能读写数据，时间延迟较大，如果在行开启之后，仅仅读写一个WORD数据，SDRAM的效率是很低的。在执行写穿透策略的Cache中，处理器执行一条写内存(Store)指令，必然引发对内存的写操作，如果内存为SDRAM，则为对SDRAM低效率的单个数据的写访问。

现有的公开文献的主要侧重于利用Cache缓存来减少CPU读写内存(如SDRAM)的时间，而并没有与物理存储器SDRAM的特性结合起来以提高存储器访问效率。

发明内容

本发明的目的在于提供一种面向写穿透Cache的SDRAM读写方法，用于SDRAM的Single方式，它能减少CPU访问内存时间，提高SDRAM的访问效率。

为了达到上述目的，本发明采用以下技术方案予以实现：一种面向写穿透Cache的SDRAM读写方法，用于SDRAM的Single方式，其特征在于，首先建立缓冲区，选择性的执行以下操作：

(1)单个数据写操作：

a)当一个SDRAM写数据到来时，解析它的行地址记为k(k为大于0的自然数)，在缓冲区中查看是否有一行与该行地址k相同，如果有，则直接在缓冲区相应行中写入该数据，同时查看这一行是否已满，如果已满，则将这一行写入SDRAM的第k行中，所述单个数据写操作结束；如果数据缓冲区中没有一行与该行地址k相同，则转b)；

b)查看缓冲区中是否有空行，如果有，则写入该空行，同时更新其行地址信息，所述单个数据写操作结束；如果没有，转c)；

c)根据替换算法，将缓冲区中的一行数据全部写入SDRAM中，空出一行供当前的写数据使用；

(2)单个数据的读操作：

读取一个数据时，先查看缓冲区，如果该读数据在缓冲区中，则读取缓冲区中的相应数据；如果不在缓冲区中，从SDRAM中读取相应数据；

(3)连续数据的读操作：

当读取连续数据时，首先从SDRAM中读取，同时查看缓冲区，如果有该数据的拷贝，将缓冲区中相应数据作为读取结果，否则，将SDRAM中的相应数据作为读取结果；

(4)连续数据的写操作：

当连续数据到来时，直接写入SDRAM中，同时查看缓冲区，如果有该数据的拷贝，同时将所述连续数据写入缓冲区中。

本发明的进一步改进在于：

所述替换算法为最久未被使用算法LRU。

所述缓冲区的大小优选3行8列。

本发明在SDRAM前端设置缓冲区，采用写合并机制，首先使用Single方式对SDRAM同一行数据的多次写操作，在缓冲区中凑齐多个数据，然后开启SDRAM，在这一行内写入多个数据，改进Cache对SDRAM的写效率，提高SDRAM的访问效率。适用于对存储器访频繁问的多媒体领域。

附图说明

下面结合附图说明和具体实施方式对本发明作进一步详细说明。

图1为SDRAM在传统Single Write模式下的写行为时序图；

图2为本发明的缓冲区数据存储结构图；

图3为基于本发明SDRAM读写方式的硬件结构图；