[发明专利]一种多通道闪存芯片阵列结构及其写入和读出方法

说明书

技术领域

本发明涉及一种存储设备及其写入和读出方法，尤其涉及一种多通道闪存 阵列结构及其写入和读出方法。

背景技术

闪存作为一种新的非易失性存储介质，以其存储密度大、携带方便、功耗 低、掉电数据保持时间长及抗震性好等诸多优点，已经在消费类电子领域非常 普及。在工业及军工领域，也越来越受到重视和欢迎。在一些大容量数据存储 应用场合，往往会有多片闪存级联或者组成整列使用，以扩大存储空间和提高 数据的吞吐量。但是，由于闪存在写入数据后需要进行较长时间的等待，以确 保数据正确写入。典型的，一次写入需要等待200us，最大等待时间需要700us。 如果按照正常的操作思路，向闪存中写入数据后就进行等待，数据的写入速度 会很慢，无法满足实际的使用要求。

在闪存使用过程中，最核心的问题就是如何提高数据的读写速度。现有的 解决方法中，有的也采用多个通道，但是公用一条数据总线，并不能实现真正 意义上的并行处理；有的虽然使用多条总线，而且每条总线上也挂了多个芯片， 但是每个通道上多个芯片的管理方法不能并行处理，并且为了取得高的写入速 度牺牲每个芯片的写入等待时间，这样会使得数据的不可靠性降低。

发明内容

本发明的目的为解决现有技术中闪存数据读写速度慢的缺陷，提供了一种 能够快速读写闪存的多通道闪存阵列结构及其写入和读出方法。

本发明的技术解决方案为：

一种多通道闪存芯片阵列结构，包括由闪存芯片，以及与闪存芯片连接的 数据总线、控制总线和片选信号线构成的多个通道，每个闪存芯片对应与一条 片选信号线，每个芯片的片选信号线独立，其特殊之处是：

所述每个通道内的所有闪存芯片公用独立于其他通道的一条数据总线和一 条控制总线。

一种多通道闪存芯片阵列结构，包括由闪存芯片，以及与闪存芯片连接的 数据总线、控制总线和片选信号线构成的多个通道，其特殊之处是：

所述每个通道内的闪存芯片构成闪存芯片组后进行级联，每个通道内的所 有芯片组公用独立于其他通道的一条数据总线和一条控制总线，每个芯片组内 的芯片共用控制总线和片选信号总线。

一种多通道闪存写入方法，其特殊之处是：

包含以下步骤：

1]、命令和地址信息通过命令接口传递给命令解析单元；

2]、命令解析单元收到命令后，启动数据接口管理单元和通道仲裁单元；

3]、通道仲裁单元根据地址信息进行通道的预分配，同时，数据接口管理 单元从数据接口读取数据，并传递给通道仲裁单元和数据分配单元；

4]、数据分配单元根据已经分配好的通道号，直接把数据写入对应通道的 缓存中，然后由通道仲裁单元启动相应的闪存时序产生模块；

5]、相应的闪存时序产生模块将该通道缓存中的数据通过与闪存时序产生 模块相应的通道内的公用控制总线和数据总线写入闪存芯片中；

6]、当数据分配单元完成向某通道的数据写入后，仍有数据需要写入时， 又可重新从数据接口读取数据，进行下一周期的数据写入工作。

上述步骤5]中的数据写入闪存芯片时，包含以下步骤：

501]、占用相应通道内的第一个闪存芯片的实际写入时间，通过控制总线 和数据总线向第一个闪存芯片写入数据；

502]、利用当前闪存芯片的写入等待时间，通过控制总线和数据总线向下 一个闪存芯片继续写入数据；

503]、依照步骤502]的方式，利用第一个闪存芯片的写入等待时间，依次 向通道内剩余的闪存芯片写入数据，直至通道内的所有闪存芯片完成一次数据 写入工作，而且当第一个闪存芯片的写入等待时间结束，相应通道内的写入操 作一周完毕；

504]、返回步骤501]，重新向第一个闪存芯片写入数据，开始新的写入操 作，直至所有数据的写入工作完成，循环写入操作完毕。

一种多通道闪存读出方法，其特殊之处是：

包含以下步骤：

1]、命令和地址信息通过命令接口传递给命令解析单元；

2]、命令解析单元分析数据和命令后，将转换后的命令和地址传递给通道 仲裁和数据分配单元；

3]、通过通道仲裁单元单元启动相应通道的时序产生模块；