[发明专利]一种多通道闪存控制器

说明书

技术领域

本发明涉及一种多通道闪存控制器。

背景技术

闪存作为一种新的非易失性存储介质，以其存储密度大、携带方便、功耗低、掉电数据保持时间长及抗震性好等诸多优点，已经在消费类电子领域非常普及。在工业及军工领域，也越来越受到重视和欢迎。在一些大容量数据存储应用场合，往往会有多片闪存级联或者组成整列使用，以扩大存储空间和提高数据的吞吐量。但是，由于闪存在写入数据后需要进行较长时间的等待，以确保数据正确写入。典型的，一次写入需要等待200us，最大等待时间需要700us。如果按照正常的操作思路，向闪存中写入数据后就进行等待，数据的写入速度会很慢，无法满足实际的使用要求。在有些场合，为了取得高的写入速度牺牲每个芯片的写入等待时间，这样会带来数据的不可靠性。

此外，由于闪存的每个扇区都有一定的使用寿命，长时间的擦除容易导致一些存储单元出错，即出现所谓的坏块。除了使用过程中出现的坏块，由于生产技术的原因，每个闪存芯片在出厂时都有一定的坏块。现有的坏块管理方法基本思路是把这些坏块弃用，然而闪存的一块包括很多个扇区，出故障的只是某一个扇区的一个位单元，块内其他扇区是可以正常操作的。这样因为一位或者几位的出错而导致整块存储单元弃用的做法非常的浪费存储空间。

由于闪存本身所具有的上述特点，在闪存的使用过程中必须采取相应的方法以扬长避短，尤其要解决以上所提及的两个问题。现有的闪存控制器或者类似的闪存控制的方法中，有的方法能一定程度的提高读写速度，但是仍然有一定的瓶颈，且没有纠错能力；有的方法是为了的追求闪存的读写速度，在芯片写入的等待时间上进行节省，造成恶劣环境下数据不能可靠的写入；还有的方法在纠错能力上比较薄弱，每个扇区只能纠正2bit或者4bit的错误，不能很好的提高闪存的使用寿命。

发明内容

本发明的目的为解决现有技术中闪存数据读写速度慢的缺陷，提供了一种能够控制闪存快速读写的多通道闪存控制器。

本发明的技术解决方案为：

一种多通道闪存控制器，其特殊之处是：

包括通过双口缓存相互进行连接的IDE接口模块、微处理器模块和闪存管理模块；

其中闪存管理模块包括闪存接口命令解析单元、内部管理单元、数据接口管理单元、通道仲裁单元、通道缓存、闪存时序单元；

所述数据接口管理单元、通道仲裁单元、闪存时序单元顺序连接；

所述数据接口管理单元和通道仲裁单元通过内部管理单元与闪存接口命令解析单元相连接。

数据传输通道独立于命令传输通道。

上述闪存控制器包括设置于数据接口管理单元和通道仲裁单元之间的所罗门纠解错管理单元。

上述闪存时序单元为低速时钟闪存时序单元，其余单元为高速时钟单元。

本发明具有如下优点：

1、闪存读写速度快。速度上可以突破闪存的理论读写速度，使得闪存的读写速度可以达到100MByte/s以上，以适应高速接口标准如PATA、SATA、1394和USB等。在提高闪存读写速度上，如采用本发明的二维阵列的方法管理闪存芯片。每一行有4～8列，由4～8个芯片组成，这些芯片共享一条数据总线和控制总线，各列芯片有自己独立的片选信号。由于一条总线上有多个芯片，利用前一个芯片的读写等待时间，进行下一个芯片的读写操作，从而提高了数据的写入速度。此外，每一行构成一个独立的通道，多行构成多个独立的通道。各个通道互不影响，独立并行工作，从而又大大的提高了数据的传输速度。二维阵列的组织结构配合先进的通道管理方法，确保数据的传输速度非常高。

2、数据读写可靠性高。可靠性上严格按照闪存操作的时间特性进行等待，确保在各种条件下数据的可靠性。在提高数据存储可靠性上，本发明确保每个芯片的操作时序正确，并确保写入等待时间严格按照芯片的提供参数的最大值来操作，这样保证了在恶劣外部条件下，数据仍然能够可靠的写入到Flash芯片中去。具体的讲，就是在一个芯片处于写等待的状态时，转入同一行的下一列所在位置芯片的写操作，依次类推，当一行的芯片轮询操作一圈后，第一次操作的芯片刚好处于延时完成状态，又可进行下一次的写入。这样既保证了芯片的可靠写入，也保证了数据的传输速度。

3、纠错能力强，闪存使用寿命长。在纠解错能力上，本方案采用独特的编解码方法，可以对512个字节数据检查8个字节的错误，纠正4个字节的错误。这远远高于现有的纠解错方法，从而大大的提高了闪存的使用寿命。

附图说明

图1为本发明闪存芯片阵列结构示意图。

图2为本发明闪存控制器原理框图。