[发明专利]一种存储器在板测试方法

说明书

技术领域

本发明涉及一种存储器测试方法，尤其涉及一种存储器在板测试方法。

背景技术

目前对于存储器芯片的测试，已经有一些成熟的算法在设计测试方法时被广泛使用，如March、Walk、Gallop、Damier、Movi等算法。但是因为以上算法都是基于一定的顺序对全地址空间进行遍历，随着对测试要求的充分性和存储器空间的不断增加，测试步骤随之成倍的增加，测试所需的时间和资源也成倍的增加。然而对于在板测试，通常在模块生产下线后对单模块的测试时间和效率都有严格要求，存储器芯片测试算法的高时间消耗显然不能与实际的测试需要相适应。另外对于在板存储器的测试，还必须考虑到PCB板和板上其它器件对被测存储器的影响。由于在板测试在时间和效率上的严格要求，对单片存储器芯片的测试方法并不适用于存储器的在板测试，因此许多经典的测试算法并不完全适用于嵌入式存储器在板测试。

发明内容

本发明的目的为提供一种存储器在板测试方法，其具有高时效性，解决了现有存储器芯片测试所带来的高时间消耗的技术问题。

本发明的技术解决方案为：

一种存储器在板测试方法，其特殊之处在于，包括以下步骤：

1)先测试控制线，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；

2)如果通过进行花码数据输入法测试，对数据线和地址线进行初测，其故障的规律可以为故障芯片定位提供帮助；

3)再利用01步进法将测试故障定位到具体那根数据线和地址线，还测试部分覆盖的存储单元，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；

4)如果通过再通过March算法测试对存储器的全地址空间进行全面测试，无论通过还是不通过均故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束。

上述花码数据输入法具体是：对于测试输入的数据，根据距离效应选取两组差异最大的花码数据作为输入数据；在选择测试地址时，由于线路传输具有电容效应，在每写完一组后，再按写时的顺序读出，选取的地址为与数据输入相同的花码。

上述01步进法是指改进Movi算法：在输入数据为全0或全1的背景下，寻址顺序为使地址线的每一位顺序逐次变高或变低的地址序列，它用地址线遍历代替全地址空间遍历，地址移位序列中仅包含log2N+1个选择的地址单元，即表1所示码字所表示的地址单元，其测试时间降为(log2N+1)×T；

该测试算法先写单元，后读单元，先按照地址位从低到高移位的顺序写入，再按照地址位从高到低移位的顺序读出作比对；

上述读写操作共进行两次，地址移位序列先选取在全0的背景下移位1，再选取在全1的背景下移位0。

上述March算法具体是：对一个单元进行完写0、读0写1的操作后，再顺次向下一个单元进发，它对存储器的单个单元静态故障、单个单元动态故障、静态耦合故障都有较强的诊断能力。

上述距离效应即两个测试向量的海明距离是指两个测试向量相应位不同的个数越大，它们能检测到的不同故障数越多。

上述电容效应具体是指写入数据并立即读出，即使线路开路故障也不一定能检测出。

上述选取的地址为与数据输入相同的花码具体实现是如果地址线比数据线位数多，则补1，直到选取的地址为与数据输入相同的花码。

上述测试控制线是用程控万用表测试控制线。

上述存储器可以是嵌入式存储器。

上述01步进法的测试算法共使用了存储器地址空间的(log2N+1)×2个单元。

本发明的优点为：

1、具有高时效性。本发明要求首先应具有高时效性，其次应对线路故障有高故障覆盖率，再次应兼顾存储器芯片自身故障的检测。

2、具有较好的故障覆盖率。本发明同时覆盖了存储器芯片自身故障和电路板线路故障，在测试需求和测试耗费间取得了较好的平衡，有较好的故障覆盖率和时效性。

附图说明

图1为本发明测试程序流程图。

具体实施方式

参见图1，本发明的测试方法按顺序主要分为三步测试：第一步花码数据输入法测试，第二步01步进法测试数据线和地址线，第三步March算法测试。第一步基本只测数据线和地址线，初测，如果不是存储器故障则其故障的规律可以故障芯片定位提供帮助；第二步故障定位到具体那根数据/地址线，还可测试部分存储单元；第三步存储器测试。

1.用花码数据输入法测试