[发明专利]空间多光谱线阵CCD遥感器成像电路系统

权利要求书

1.空间多光谱线阵CCD遥感器成像电路系统，其特征在于包括：焦面驱动单元、图像处理单元、图像合成单元和控制单元，其中：

焦面驱动单元：包含多个CCD遥感器，CCD遥感器对地成像并将所成遥感图像的光学信号按照不同光谱分段转换为电信号后送至图像处理单元；

图像处理单元：对传来的电信号进行放大滤波，并将所述电信号经输入电平嵌位、相关双采样与暗电平去除、A/D转换后送至图像合成单元；

图像合成单元：对传来的图像信号进行数据格式转换，将并行信号转换为串行信号，然后对串行信号和控制单元传来的输出接口的同步时钟与位时钟进行数据电平转换，将TTL电平转换为LVDS电平后输出；

控制单元：向焦面驱动单元输出CCD电荷垂直转移时钟信号和CCD电荷水平转移时钟信号，使因光子能量而感应产生的电荷从CCD像元势阱中转移到CCD芯片内寄存器中并依次输出；向图像处理单元输出双采样时钟、暗电平嵌位时钟和A/D转换时钟，双采样时钟控制图像处理单元对CCD输出的模拟图像信号和CCD暗电平信号进行采样，暗电平嵌位时钟标识出暗电平像元位置，A/D转换时钟控制A/D转换的周期；向图像合成单元输出并串转换时钟、输出接口的同步时钟、输出接口位时钟，并串转换时钟控制图像合成单元将并行数据转换为串行数据，输出接口同步时钟标识输出数据的开头、结尾，输出接口位时钟标识输出数据中每个bit数据的位置；所述的控制单元包括时钟接收芯片(431)、FPGA(432)和八个缓冲器(433～440)；时钟接收芯片(431)接收差分时钟信号并输入到FPGA(432)，为FPGA提供基准时钟；FPGA(432)计数器根据基准时钟进行计数，计数器按指定的积分时间循环计数，达到相应计数值后，设置相应信号的状态，其中CCD电荷水平转移时钟和CCD电荷垂直转移时钟由计数器的低2位产生，图像处理单元的双采样时钟、A/D转换时钟、暗电平嵌位时钟，图像合成单元的并串转换时钟、输出数据同步时钟、输出数据位时钟信号分别由计数器高6位产生，由此产生八路控制信号；八个缓冲器(433～440)对FPGA(432)产生的八路时钟信号进行缓冲驱动。

2.根据权利要求1所述的空间多光谱线阵CCD遥感器成像电路系统，其特征在于：所述的焦面驱动单元中的CCD遥感器的个数与光学信号按照光谱分段的段数相等。

3.根据权利要求1所述的空间多光谱线阵CCD遥感器成像电路系统，其特征在于：所述的图像处理单元包括第一放大器(231)、第二放大器(232)、A/D集成电路(233)，图像处理单元的输入端(201)通过电阻R₂与第一放大器(231)的正向输入端相连，图像处理单元的输入端(201)还通过电阻R₁与参考电位相连，第一放大器(231)的负向输入端通过电阻R₃与参考电位相连，第一放大器(231)的负向输入端还通过电阻R₄与其输出端相连，第一放大器(231)的输出端通过电阻R₅、电阻R₇与第二放大器(232)的正向输入端相连，电阻R₆的一端与电阻R₅和电阻R₇的公共端相连，电阻R₆的另一端接地，第二放大器(232)的负向输入端通过电阻R₈与参考电位相连，第二放大器(232)的负向输入端还通过电阻R₉与其输出端相连，第二放大器(232)的输出端依次经电阻R₁₀、电容C₁、电阻R₁₂与A/D集成电路(233)的输入端相连，电容C₁和电阻R₁₂的公共端通过电阻R₁₁接参考电位，A/D集成电路(233)的输出端作为图像处理单元的输出端。

4.根据权利要求3所述的空间多光谱线阵CCD遥感器成像电路系统，其特征在于：A/D集成电路(233)为TDA8783。

5.根据权利要求3所述的空间多光谱线阵CCD遥感器成像电路系统，其特征在于：所述的图像处理单元还可包含多级放大器，用于对电信号进行放大滤波。