[发明专利]像素单元的FD有源区结构及其制备方法及CMOS图像传感器有效

专利信息
申请号: 200810241085.7 申请日: 2008-12-25
公开(公告)号: CN101459188A 公开(公告)日: 2009-06-17
发明(设计)人: 郭同辉 申请(专利权)人: 北京思比科微电子技术有限公司
主分类号: H01L27/146 分类号: H01L27/146;H01L21/822
代理公司: 北京凯特来知识产权代理有限公司 代理人: 郑立明
地址: 100085北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 像素 单元 fd 有源 结构 及其 制备 方法 cmos 图像传感器
【说明书】:

技术领域

发明涉及图像传感器领域,尤其涉及一种可减小CMOS图像传感器中的像素单元漏电流的FD有源区结构及其制备方法及CMOS图像传感器。

背景技术

随着固体图像传感器的发展,CMOS图像传感器相对于CCD图像传感器的诸多优点,如成本低、功耗低、功能集成度高等,而得到了快速发展,广泛应用于数码照相机、手机和其他各种电子消费类产品中。CMOS图像传感器利用光电二极管将光信号转化为电信号,然后对电信号进行处理和储存,作为图像还原的数据。

作为CMOS图像传感器的像素单元Pixe1重要组成部分,FD(FloatingDiffusion)有源区的结构和制备方法影响着信号电荷的质量,低噪声低漏电流的FD有源区设计对于像素单元Pixe1工作于全局曝光采集光电信号方式至关重要。

图1所示为现有CMOS图像传感器中常用的4个晶体管像素单元(4TPixe1)的单元电路示意图,它包含一个光电二极管D和四个NMOS管传输门管V1、复位管V2、源跟随管V3和选通管V4。这种电路结构的像素单元在积分开始前,复位管V2和传输门管V1的栅极电压升高,使PD有源区和FD有源区与电源Vdd连通进行复位操作;然后关闭复位管V2和传输门管V1开始积分,光电二极管D在积分过程中收集光电电荷;积分完毕时传输门管V1导通,将PD区的光电电荷转移到FD有源区;选通管V4开启,用源跟随管V3读取FD有源区的光电信号;现有的CMOS图像传感器中的像素单元Pixe1的版图结构的俯视图如图2所示,主要由PD有源区21、PD有源区的N注入层22、PD有源区的Pin注入层23、传输门管的栅极24、FD有源区27、接触孔26、复位管的栅极28、源跟随管的栅极211、源跟随管栅极的接触孔,连接FD有源区27和源跟随管栅极接触孔210的金属层25、选通管的栅极212、连接输出通道的有源区接触孔213和FD有源区上连接电源的电源接触孔9构成,使用这种结构的像素单元Pixe1以全局曝光采集信号方式工作时,则整个CMOS图像传感器中像素单元Pixe1阵列的各像素单元Pixe1同时进行复位、积分和转移光电电荷的操作,然后按顺序逐一读取各像素单元Pixe1的FD有源区光电信号,由于各像素单元Pixe1中的复位管的源端和传输门管的漏端共用FD有源区,FD有源区又与源跟随管的栅极相连,储存在FD有源区的光电电荷会随着时间的逝去而发生变化,则导致CMOS图像传感器中后读取的像素单元Pixe1的FD有源区会产生大量的暗电流,而且后读取的像素单元Pixe1的FD有源区的光电电荷会通过该像素单元Pixe1的复位管的沟道漏掉一部分,因此读取的信号不能反映图像的真实情况,引起图像失真。

包括上述有源区结构的像素单元构成的CMOS图像传感器,虽可满足像素单元Pixe1工作于滚动曝光采集信号方式。但随着图像技术的不断发展,人们对高速运动物体的拍照图像清晰度有了更高的要求,而在对高速运动物体的拍照时要求CMOS图像传感器的像素阵列要工作于全局曝光采集信号的方式,但由于现有像素单元的FD有源区结构和制备方法的限制,在全局曝光采集信号的方式工作时,FD有源区漏电流较大,进而造成CMOS图像传感器采集的图像失真,无法满足对高速运动物体的拍照图像清晰度的要求。

发明内容

基于上述现有技术所存在的问题,本发明实施方式的目的是提供一种像素单元的FD有源区结构及其制备方法及CMOS图像传感器,通过改变像素单元的FD有源区结构,减小FD有源区漏电流,提高像素单元在全局曝光采集信号方式工作时的性能,保证CMOS图像传感器对高速运动物体拍照的清晰度。

本发明的目的是通过以下技术方案实现的:

本发明实施例提供一种像素单元的FD有源区结构,包括:

P型硅半导体衬底上形成P型阱,P型阱上设有N型硅半导体注入层,所述N型硅半导体注入层中包含有N-Plus离子注入层,所述N型硅半导体注入层周围设有P型硅半导体注入层,所述P型硅半导体注入层与N型硅半导体注入层形成反向P-N结,用于隔离N型硅半导体注入层与器件的浅槽隔离区STI,所述N型硅半导体注入层上设有P型硅半导体Pin层,掩埋型接触孔底部穿过P型硅半导体Pin层与N型硅半导体注入层电连接。

所述N型硅半导体注入层中还包含有N-Minus离子注入层。

所述Pin层还覆盖在所述N型硅半导体注入层周围的所述P型硅半导体注入层上。

所述加长传输门管和复位管的栅极下的沟道长度为0.5um或0.6um;其中,所述传输门管、复位管、源跟随管通过FD有源区连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京思比科微电子技术有限公司,未经北京思比科微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810241085.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top