[发明专利]一种用于三维系统级封装的垂直互连过孔及其制备方法

说明书

技术领域

本发明是关于微电子封装技术，具体涉及一种对低频芯片、射频芯片及MEMS芯片进行封装集成时所采用的垂直互连过孔结构设计及其制备方法。

背景技术

当前信息技术及其在军事和消费类市场应用方面的迅速发展，对微电子电路以及MEMS(微机电系统)的系统级集成提出了新的要求，主要包括：能获取和存储海量的多媒体信息、以极高速度精确可靠的处理和传输这些信息，并及时地把有用信息显示出来或用于控制。集成电路在集成度方面的发展一直遵循“摩尔定律”，而目前随着集成电路技术进入65nm技术平台后系统复杂性、设备投资的急剧上升，“摩尔定律”的有效性受到了严重影响。而利用封装技术实现高密度3D(三维)集成，则成为微电子电路(包括MEMS)系统级集成的重要技术途径。目前在已出现了许多新的3D封装技术。其中，TSV(硅过孔)技术可以在Si芯片上制作过孔，从而实现裸芯片沿Z轴的层叠，从而能极大的减小其系统尺寸、提升其集成度。同时，由于Z方向互连长度缩短，可明显减小连线电阻、寄生电容和电感，因而系统功率可降低约30％以上，而且信号的损耗特性和完整性得到极大改善。因此，TSV技术已经成为系统级封装集成技术的首选。

现有的TSV三维硅片内垂直过孔技术主要有：

1.传统垂直侧壁硅片内垂直过孔技术。

这种技术是目前硅片内垂直过孔设计的主流技术。它主要通过垂直DRIE在硅片上刻蚀出垂直深孔，为进一步电镀或熔融金属提供互连通道。但是由于在过孔和硅片上传输线的连接处拐角近似于90度，过孔和平面传输线间的寄生效应加剧，信号传输路径上的等效特性阻抗发生急剧变化，而且产生高阶模态，于是传输的信号电磁波的回波和辐射损耗加剧，并对其他传输线上的信号传输造成干扰。传输到输出端的信号功率减小。在较低频率下，这种损耗现象尚在可接受范围。但当频率升高时，这种损耗会急剧上升。同时，对于多层硅片的硅片内垂直过孔(多层过孔叠加)，这种损耗相对于单层硅片的硅片内垂直过孔(仅有一层过孔)更加显著。因此，垂直侧壁的硅片内垂直过孔技术并不十分适用于高频或多层硅片叠加的传输情况。

2.锥形硅片内垂直过孔技术。

这种形式的硅片内垂直过孔主要应用于熔融金属球的多层互连中，一般过孔的上侧开口较小，下侧开口较大。首先将一个事先做好的金属球放在过孔上方，使其下半部分嵌在硅片内垂直过孔中。然后加热，使金属球融化后流入硅片内过孔，形成金属互连。做成锥形结构的主要原因是：从流体力学方面来说，这种上小下大的结构更适合熔融的金属液体的流动和汇聚。这种结构在下侧开口处有一个较为缓和的连接拐点(小于90度)。但是在上侧，过窄的开口使得连接处角度大大增加，同样加剧了电磁辐射和损耗。

因此，由于多层堆叠过程中，电磁分布和电流传输的情况相对于二维表面传输要复杂很多，所以对TSV结构的信号传输特性的要求变得突出。现有技术存在的主要问题之一，是在目前常用的圆柱形TSV与硅片表面的引线的连接拐点处的电磁辐射和回波损耗加剧。而这一特点的相应改进方法就成为了降低TSV损耗、保持信号完整性的关键。

发明内容

本发明克服了现有技术中的不足，提供了一种准工字形型TSV垂直互连过孔，该结构可改善信号传输的能力。

本发明的技术方案是：

一种用于三维系统级封装的垂直互连过孔，其特征在于：过孔的形状为上、下两部分分别为一圆台，中间部分为一圆柱。

上圆台、中间圆柱与下圆台的高度比为1∶2∶1。

所述上、下圆台的高度与其最大底面的直径比为1∶1。

一种用于三维系统级封装的垂直互连过孔的制备方法，其步骤包括：

1)在下表面加工有集成电路的标准硅片的上表面设计垂直互连过孔的位置，并对电路进行保护；

2)采用带倾角的DRIE刻蚀第一次刻蚀，在硅片上刻蚀出带斜率的侧壁，形成过孔的上圆台；

3)采用标准的DRIE工艺第二次刻蚀，刻蚀出垂直侧壁，形成过孔的中间圆柱部分，继续刻蚀，当刻蚀穿通硅层接触到下层电路的金属接触部分时，刻蚀离子由于金属的反射而产生footing效应，形成带斜率的侧壁，从而制作出过孔的下圆台部分；

4)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀，直到整个过孔被填充满。

一种用于三维系统级封装的垂直互连过孔的制备方法，其步骤包括：

1)在器件层加工有集成电路的SOI片的硅器件层上设计垂直互连过孔的位置，并保护电路部分；