[发明专利]减少功率的加载/存储队列搜索机制

说明书

技术领域

这里描述的技术一般涉及微处理器，并且一些实施例特别涉及减少加载队列和/或存储队列中的功耗。 

背景技术

一些超标量微处理器能够乱序地执行指令以提高性能。然而，乱序地执行指令需要注意的一个问题是，当不同的指令访问相同的存储器位置时可引起数据冲突。例如，如果一个靠后的指令被乱序地先于一个靠前的指令执行，并且两条指令访问相同的存储器位置，存在这些指令可能处理错误的数据从而生成不正确的结果的危险。 

为了解决这种乱序(out of order)执行所带来的潜在问题，一些超标量处理器既执行加载队列又执行存储队列。在一些实现方式中，加载队列是一种数据结构，它存储全部加载指令所需的地址和数据，这些加载指令已从存储器中得到该微处理器内核使用的数据。在一些实现方式中，存储队列是另一种数据结构，它存储存储指令所需的地址和数据，这些存储指令将数据从微处理器内核传输到存储器。加载队列和存储队列可以保持关于加载和存储指令的信息，直到不再存在数据冲突的可能性。加载队列和/或存储队列可以在超标量微处理器的内核中实施为用于存储关于加载指令和/或存储指令的信息的专用数据结构。在一些实现方式中，加载队列和存储队列可以分别实施为专用寄存器组。 

加载队列和存储队列能使超标量处理器执行各种用于提高性能和避免数据冲突的技术，包括诸如存储-加载数据转发(store-to-load data forwarding)、存储器消歧(memory disambiguation)和顺序存储引退(in-order store retirement)之类的各种技术。以前，存储-加载数据转发和存储器消歧利用对存储队列或加载队列充分关联的(associative)、年龄优先的(age-prioritized)搜索来确定这些队列是否具有访问存储器中特定位置的条目(entry)。 

发明内容

一些实施例涉及一种将第一地址和第二地址进行比较的比较电路，其中第 二地址存储在微处理器的加载队列和/或存储队列中。该比较电路包括第一和第二比较单元。第一比较单元将第一地址的位的第一子集和对应的第二地址的位的第二子集进行比较，以生成第一比较结果，该结果用于指示位的第一子集是否等于位的第二子集。第二比较单元与第一比较单元相耦合以接收第一比较结果。第二比较单元基于第一比较结果被启动和禁用。当第二比较单元被启动时，第二比较单元将第一存储器地址的位的第三子集和对应的第二地址的位的第四子集进行比较。 

一些实施例涉及一种将第一地址和第二地址进行比较的方法，其中第二地址存储在微处理器的加载队列和/或存储队列中。第一地址的位的第一子集和对应的第二地址的位的第二子集相比较。当位的第一子集等于位的第二子集时，第一地址的位的第三子集和对应的第二地址的位的第四子集相比较。 

在一些实施例中，所述位的第一子集包括不多于所述第一地址的总位数的1/4的位数。 

附图说明

附图中，各个图中说明的每一个相同或近似相同的部件都用相同的标记表示。出于清楚的目的，并不是每个部件都标注在每幅附图中。附图中： 

图1示出根据一些实施例的加载队列和比较电路，该比较电路可基于存储器地址搜索加载队列。 

图2示出用于加载队列的比较电路的实施例。 

图3更加详细地示出图2的比较电路。 

图4示出根据一些实施例的存储队列和比较电路，该比较电路可基于存储器地址搜索存储队列。 

具体实施方式

如上所述，用于搜索微处理器加载队列或存储队列的现有技术利用充分相联搜索来确定队列是否具有访问存储器中特定物理地址的条目。在这些现有搜索技术中，要将全部存储器地址和加载队列或存储队列中的所有地址进行比较，以确定是否存在匹配的条目。被搜索的存储器地址的每一个位与队列中的地址的每一个位进行比较。然而，在模拟和研究加载队列和存储队列搜索时，已经认识到对加载队列和存储队列的大多数搜索并不会导致找到与被搜索地址相匹配的地址。而且，将全部被搜索地址与队列中的所有地址相比较会消耗相当大 量的功率。 

一些实施例中，对加载队列和/或存储队列的搜索包括对被搜索地址和队列中地址的初始局部比较。该局部比较能及早的识别不匹配的地址以便减少不匹配地址的全部比较，这能减少加载队列和/或存储队列中的功耗。