[发明专利]总线、通过总线进行存储器访问的方法、接口模块、芯片

说明书

技术领域

本发明涉及片上系统的总线结构，尤其涉及到具有复用功能的总线、通过该总线进行存储器访问的方法、接口模块、芯片。

背景技术

随着科技发展的日新月异，电子设备对嵌入式存储器的需求越来越大，由于设备内部具有很多访问源需要对存储器进行访问，这样就有了总线的概念：将各个访问源都挂在总线上，当某个访问源需要访问存储器时，首先想总线控制器提出请求，如果总线处于空闲状态或者提出请求的访问源优先级较高，则被授予总线的控制权，通过总线来完成访问源对存储器的访问。

在SoC(片上系统，Systerm on chip)中，除了一些信号控制线外，总线结构通常包括数据总线和地址总线，例如，工业标准的AHB总线结构。包含有数据总线和地址总线的总线结构，其优点是，可以方便的对存储器进行随机读写。

但是，由于在目前的SoC芯片中，一般只支持以突发访问方式(burst方式)对存储器进行访问。burst方式访问的特点是：只需知道访问的首地址以及自该首地址起，需要访问存储单元的长度。因此，对于只使用burst方式进行存储器访问的SoC芯片来说，在每次传送完首地址之后，地址总线就处于闲置的状态了。在AHB总线中，地址总线高达32位，这么多的地址总线使得系统布线十分困难，并且，32位地址总线也占用了大量的布线面积，导致芯片面积过大，不利于芯片的小型化。

发明内容

本发明所要解决的技术问题是：提供一种总线结构，使该总线的布线难度降低，芯片的布线面积减小。

为了解决上述问题，本发明公开了一种用于片上系统的总线，包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；并且，所述信号控制线包括指示需访问存储单元的数量长度的信号线。

优选地，所述信号控制线还包括：总线申请信号线、读/写指示信号线。

根据本发明的另一实施例，提供了另一种用于片上系统的总线，该总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，所述数据与地址复用的数据线包括指示需访问存储单元数量长度的数据线，并且，所述数据与地址复用的数据线与所述地址锁存器相连。

优选地，所述信号控制线包括：总线申请信号线、读/写方式信号线。

根据本发明的另一实施例，还提供了一种通过总线进行存储器访问的方法，所述总线包括总线控制器、数据总线、信号控制线、地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括数据与地址复用的数据线，所述数据与地址复用的数据线与所述地址锁存器相连；所述信号控制线包括指示访问地址长度的信号线；该方法包括如下步骤：

经由所述信号控制线向所述总线控制器发出总线占用申请；在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址；经由所述指示访问地址长度的信号线，传输自所述首地址开始，需访问存储单元的数量长度；在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。

根据本发明的另一实施例，还提供了一种通过总线进行存储器访问的方法，所述总线包括总线控制器、数据总线、信号控制线和地址锁存器，其中，所述数据总线包括读数据总线和写数据总线，所述写数据总线包括：数据与地址复用的数据线，以及用于指示需访问存储单元数量长度的数据线；所述数据与地址复用的数据线与所述地址锁存器相连；该方法包括如下步骤：

经由所述信号控制线向所述总线控制器发出总线占用申请；在所述总线占用申请得到响应后，经由所述信号控制线向所述总线控制器发出读/写指示信号；在所述数据与地址复用的数据线作为地址总线时，传输对所述存储器进行访问的首地址、自所述首地址开始的需访问存储单元的数量长度；在所述数据与地址复用的数据线作为数据总线时，依据所述首地址，所述需访问存储单元的数量长度，经由所述读数据总线/写数据总线对所述存储器进行读/写访问的操作。