[发明专利]二进制数是否为三的倍数的检验方法和装置及检验芯片

说明书

技术领域

本发明涉及集成电路设计领域，特别地，涉及二进制数是否为三的倍数的 检验装置及芯片。

背景技术

在集成电路设计中，在诸如ECC（Error Checking and Correcting，错误检 查和纠正）算法的很多应用中，都需要判断一个数是否是三的倍数，然而现有 的数字电路基本都是开关电路，对于判断一个数是否是二的倍数比较容易，若 判断一个数是否是三的倍数，则显的比较吃力。

目前，判断一个数是否为三的倍数主要有以下两种方法：

方法一：将二进制输入的数据转换成十进制数，再将各个“权”位上的数 据相加，若相加之和取得的结果是三的倍数则此数是三的倍数。例如， (1111_1111)₂＝(255)₁₀，而2＋5＋5＝12，由于12是三的倍数，则(1111_1111)₂是 三的倍数。但该方法的主要缺陷是：从二进制转化成十进制的过程比较复杂， 转换效率低，并且，当目标数字较大时，如20位的一个数字时，其需要使用 位宽很长的减法器，而减法器的位宽过宽，将导致芯片面积的增大。

方法二：将二进制输入数据迭代减三，最后的结果若是0，则证明输入数 据可以被三整除。这种方法可以扩展为迭代减去不大于这个数的最大的三的倍 数。该方法的主要缺陷是：该方法要求减法器的位宽会很宽，因此也会导致占 用较大的芯片面积；而且，在实际判断中，需要迭代次数较多，有可能导致硬 件实现时，无法满足时序要求。

有鉴于此，需要本领域技术人员迫切解决的一个技术问题就是：提供一种 三的倍数检验装置，从而克服现有技术中，数值转换复杂、所需减法器位宽较 长所导致的芯片面积相对较大，工作效率低等缺陷，从而，能够用较少的资源， 较快的运算效率，判断一个二进制数，特别是一个较大的数是否是3的倍数。

发明内容

本发明所要解决的技术问题是：提供一种二进制数是否为三的倍数的检验 装置及芯片，其能够用较少的资源，较快的运算效率，判断一个二进制数，特 别是一个较大的数是否是3的倍数。

为了解决上述问题，本发明公开了用于判断二进制数是否为三的倍数的检 验装置，所述检验装置包括：拆分单元、第一累加器、第二累加器、第一减法 器、第一选择器、第二减法器、查找表单元、第二选择器。

其中，拆分单元用于将所述二进制数被拆分成低位组和高位组两部分；第 一累加器用于计算所述二进制数的高位组部分奇数位各位数字之和；第二累加 器用于计算所述二进制数的高位组部分偶数位各位数字之和；第一减法器，该 减法器的正输入端与所述第一累加器的输出端相连接，该减法器的负输入端与 所述第二累加器的输出端相连接，用于计算述奇数位的各位数字之和减去偶数 位的各位数字之和的差值；第一选择器，该选择器的第一输入端的输入信号为 所述差值的符号位，该选择器的第二输入端的输入信号为所述差值，该选择器 的第三输入端的输入信号为：所述差值通过一个反相器，一个左移位器后的值； 第二减法器，该减法器的正输入端的信号为所述二进制数的低位组，该减法器 的负输入端与所述选择器的输出端相连接；查找表单元，该查找表单元与所述 第二减法器的输出端相连接，用于检查所述二进制数是否为三的倍数；第二选 择器，该选择器的第一输入端与所述查找表的输出端相连接。

优选地，通过如下方式确定所述低位组的位数：

令Y的值为大于或等于4的整数，对于不等式：

3(N-Y)+12≤2Y]]>

依次带入各个Y值，判断所述不等式是否成立，将使所述不等式成立的 最小的Y的值确定为所述低位组的位数。

优选地，所述查找表中的元素为：0、3、6、9、12、15。