[发明专利]SPI设备通信电路

说明书

技术领域

本发明涉及一种SPI(Serial Peripheral Interface，串行外围设备接口)设备通信电路。

背景技术

在计算机系统中，SPI是一种允许在两种设备(一个称主设备，另一个称从设备)之间进行串行数据交换的接口。SPI最常应用于计算机系统的CPU(Central Processing Unit，中央处理器)与外围芯片之间的通信电路系统中，当SPI总线有芯片选择CS(Chip Select)信号时，SPI总线才可进行数据的接收和发送，一般CPU所提供的SPI总线数量有限。

请参考图1，当CPU 100需要通过SPI总线300与PIC(Peripheral InterfaceController，外围设备控制器)200进行通信时，通常的做法是：所述PIC 200的SPI总线控制单元通过所述SPI总线300与所述CPU 100的SPI总线控制单元相连，即所述CPU 100的芯片选择端口CS与所述PIC 200的一控制端口P相连，所述CPU 100的串行数据输出端口SDO与所述PIC 200的数据输入端口DIN相连，所述CPU 100的串行数据输入端口SDI与所述PIC 200的数据输出端口DOUT相连，所述CPU 100的串行时钟端口SCLK与所述PIC 200的时钟端口S相连，所述PIC 200连接一前端装置400(如内存)，所述PIC 200接收所述前端装置400的信息并将所述信息传送给所述CPU 100，并将所述CPU 100发送的指令转换为控制信号传送给所述前端装置400以控制其完成相应的操作。

现有技术中，所述CPU 100通过所述SPI总线300仅能与一个所述PIC 200通信，当所述CPU 100需通过SPI总线300与多个PIC 200进行通信时，则会发生SPI总线不够使用的问题。

发明内容

鉴于上述内容，有必要提供一种可扩充SPI总线的SPI设备通信电路，以解决SPI总线使用数量不足的问题。

一种SPI设备通信电路，包括一主设备、若干从设备及SPI总线，所述主设备包括一SPI总线控制单元，所述主设备的SPI总线控制单元包括一芯片选择端口，每一从设备包括一SPI总线控制单元，其中一从设备包括若干GPIO引脚，每一从设备的SPI总线控制单元包括一选通端口，所述主设备的芯片选择端口连接具GPIO引脚的从设备的选通端口，所述GPIO引脚分别连接其它从设备的SPI总线控制单元的选通端口，当所述主设备与所述若干从设备通信时，所述主设备发送一具有地址信号的指令给所述具GPIO引脚的从设备，所述具GPIO引脚的从设备判断所述地址信号是否与自己的一致，如果一致则执行所述主设备发送的指令，如果不一致则接收所述主设备发送的指令并通过其GPIO引脚将所述指令中的地址信号传送给其它从设备的SPI总线控制单元的选通端口，其它从设备判断所述指令中的地址信号是否与自己的地址信号相一致，如果一致则执行所述主设备所发送的指令，如果不一致则不执行所述主设备所发送的指令。

相较现有技术，所述CPU的SPI总线控制单元通过所述SPI总线发送指令信号给每一PIC的SPI总线控制单元，设置一PIC可以直接与所述CPU进行通信，通过所述PIC的GPIO引脚进一步控制其他PIC可以与所述CPU进行通信，使所述CPU通过设置的PIC扩充了SPI总线的使用数量。

附图说明

下面参照附图结合较佳实施方式对本发明作进一步详细描述：

图1为现有的SPI设备通信原理图。

图2为本发明SPI设备通信电路的较佳实施方式的原理图。

具体实施方式

请参考图2，本发明SPI设备通信电路的较佳实施方式包括一主设备10(如CPU)，四个从设备如PIC 20、22、24及26，SPI总线30及四个前端装置40，42，44，46，所述从设备及所述前端装置的数量可根据实际情况相应的增加或减少。

所述CPU 10包括一SPI总线控制单元，所述SPI总线控制单元包括一芯片选择端口CS、一串行数据输出端口SDO、一串行数据输入端口SDI及一串行时钟端口SCLK。