[发明专利]脉冲产生装置

说明书

技术领域

本发明涉及一种脉冲产生装置，特别是涉及一种用于控制伺服马达运动 的脉冲产生装置。

背景技术

数字微分分析器（Digital Differential Analysis：DDA），指利用离散 演算方式对连续系统所下达的指令作计算，以达到平均分送的目的。此数字 微分分析器可产生脉冲（pulse）指令来控制一般步进马达或伺服马达的运动。 数字微分分析器接受来自中央处理器(Central Process Unit：CPU)的控制命 令，而数字微分分析器在一运算周期内执行所述控制命令，经运算后，所述 数字微分分析器于所述运算周期内均匀地输出脉冲。

理论上所述数字微分分析器的每一运算周期内可接受一来自中央处理器发 送的控制命令，所述中央处理器发送控制命令的周期必须与数字微分分析器 的运算周期一致，然而，该两周期间常存在着误差而非完全同步。在此情况 下，当中央处理器连续发送控制命令给数字微分分析器时，经一段时间的误 差累积后，有可能在一运算周期中，中央处理器会发送二控制命令给数字微 分分析器。所述数字微分分析器在同一运算周期中，会无法产生相对于第二 个控制命令的脉波，造成脉波数目的错误。

发明内容

鉴于以上内容，有必要提供一种于一运算周期内不会漏失其它脉冲命令 的脉冲产生装置。

一种脉冲产生装置，其特征在于，包括有一脉冲命令缓存器及一数字微 分分析器，所述脉冲命令缓存器包括有一第一缓存器、一第二缓存器及一加 法器，所述第一缓存器用以接收并存储于一运算周期内来自中央处理器发送 的脉冲命令，所述第二缓存器用以接收并存储自第一缓存器移位而来的脉冲 命令，所述加法器用以将第一缓存器及第二缓存器的二脉冲命令相加后发送 给数字微分分析器，所述数字微分分析器经运算后来决定是否于所述运算周 期内输出脉冲。

与现有技术相比，在本发明脉冲产生装置的脉冲命令缓存器可接收并储存 于一运算周期内自中央处理器发送的二个脉冲命令，并将所述二个脉冲命令 相加后发送给数字微分分析器，使该数字微分分析器不会漏失同一运算周期 内的其它脉冲命令而造成脉波数目的错误。

附图说明

图1是本发明脉冲产生装置的架构图。

图2是本发明脉冲产生装置的脉冲命令缓存器的架构图。

图3是本发明脉冲产生装置的数字微分分析器的架构图。

具体实施方式

请参考图1为本发明脉冲产生装置10的较佳实施方式的架构图，其包括有 一脉冲命令缓存器20及一数字微分分析器30。请同时参考图2，所述脉冲命 令缓存器20包括有一第一缓存器21、一第二缓存器22及一加法器23。请同 时参考图3，所述数字微分分析器30包括有一移位缓存器31、一计数器32 及一包含有一比较器33的加法器34，并设定初始时移位缓存器31、计数器 32及比较器33的值。所述脉冲命令缓存器20用以接收并储存于一运算周期 内自中央处理器（图中未示）发送的二个脉冲命令ΔP，并将所述二个脉冲命 令ΔP相加后发送给数字微分分析器30。所述数字微分分析器30用以接收脉 冲命令缓存器20发送的脉冲命令，经运算后于所述运算周期内均匀地输出脉 冲。

所述脉冲命令缓存器20的第一缓存器21用以接收并存储来自中央处理器 发送的脉冲命令ΔP，所述第二缓存器22用以接收并存储自第一缓存器21移 位而来的脉冲命令ΔP，所述加法器23用以将第一缓存器21及第二缓存器 22的二脉冲命令相加后发送给数字微分分析器30。

当所述中央处理器发送脉冲命令的周期与数字微分分析器的运算周期存在 着误差而不一致时，经一段时间的误差累积后，中央处理器可能会在一运算 周期中发送二脉冲命令给脉冲命令缓存器20。所述中央处理器发送的第一脉 冲命令由脉冲命令缓存器20的第一缓存器21接收并存储，当所述中央处理 器发送第二脉冲命令给脉冲命令缓存器20时，所述第一缓存器21会将原存 储于其内的第一脉冲命令发送给第二缓存器22，所述第二缓存器22接收并 存储自第一缓存器21移位而来的第一脉冲命令，所述第二脉冲命令由第一缓 存器21接收并存储。接着，所述第一缓存器21及第二缓存器22将存储于其 内的第二脉冲命令及第一脉冲命令发送给加法器23，所述加法器23将第一 脉冲命令及第二脉冲命令相加后的累加脉冲命令发送给数字微分分析器30。