[发明专利]铜核层多层封装基板的制作方法有效
申请号: | 200810305198.9 | 申请日: | 2008-10-27 |
公开(公告)号: | CN101436549A | 公开(公告)日: | 2009-05-20 |
发明(设计)人: | 林文强;王家忠;陈振重 | 申请(专利权)人: | 钰桥半导体股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H05K3/46 |
代理公司: | 长沙正奇专利事务所有限责任公司 | 代理人: | 何 为 |
地址: | 中国台湾台北*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 铜核层 多层 封装 制作方法 | ||
技术领域
本发明有关于一种铜核层多层封装基板的制作方法,尤指一种以铜核基板为基础,开始制作的单面、多层封装基板的制作方法,于其中,该多层封装基板的结构包括一具高刚性支撑的铜板,且此铜板的一面具增层线路,另一面则不具任何球侧图案。
背景技术
在一般多层封装基板的制作上,其制作方式通常系由一核心基板开始,经过钻孔、电镀金属、塞孔及双面线路制作等方式,完成一双面结构的内层核心板,之后再经由一线路增层制程完成一多层封装基板。如图18所示,其系为一有核层封装基板的剖面示意图。首先,准备一核心基板50,其中,该核心基板50系由一具预定厚度的芯层501及形成于此芯层501表面的线路层502所构成,且该芯层501中形成有多个电镀导通孔503,可藉以连接该芯层501表面的线路层502。
接着如图19~图22所示,对该核心基板50实施线路增层制程。首先,于该核心基板50表面形成一第一介电层51,且该第一介电层51表面并形成有多个第一开口52,以露出该线路层502;之后,以无电电镀与电镀等方式于该第一介电层51外露表面形成一晶种层53,并于该晶种层53上形成一图案化阻层54,且其图案化阻层54中并有多个第二开口55,以露出部分欲形成图案化线路的晶种层53;接着,利用电镀方式于该第二开口55中形成一第一图案化线路层56及多个导电盲孔57,并使其第一图案化线路层56得以透过该多个导电盲孔57与该核心基板50的线路层502做电性导通,然后再进行移除该图案化阻层54与蚀刻,待完成后系形成一第一线路增层结构5a。同样地,该法系可于该第一线路增层结构5a的最外层表面再运用相同方式形成一第二介电层58及一第二图案化线路层59的第二线路增层结构5b,以逐步增层方式形成一多层封装基板。然而,此种制作方法有布线密度低、层数多及流程复杂等缺点。
另外,亦有利用厚铜金属板当核心材料的方法,可于经过蚀刻及塞孔等方式完成一内层核心板后,再经由一线路增层制程以完成一多层封装基板。如图23~图25所示,其系为另一有核层封装基板的剖面示意图。首先,准备一核心基板60,该核心基板60是由一具预定厚度的金属层利用蚀刻与树脂塞孔601以及钻孔与电镀通孔602等方式形成的单层铜核心基板60;之后,利用上述线路增层方式,于该核心基板60表面形成一第一介电层补正文件
61及一第一图案化线路层62,藉此构成一具第一线路增层结构6a。该法亦与上述方法相同,系可再利用一次线路增层方式于该第一线路增层结构6a的最外层表面形成一第二介电层63及一第二图案化线路层64,藉此构成一具第二线路增层结构6b,以逐步增层方式形成一多层封装基板。然而,此种制作方法不仅其铜核心基板制作不易,且亦与上述方法相同,具有布线密度低及流程复杂等缺点。故,一般已用者系无法符合使用者于实际使用时所需。
发明内容
本发明所要解决的技术问题是,针对现有技术不足,提供一种布线密度高,并可有效改善超薄核层基板板弯翘问题、及简化传统增层线路板制作流程,进而达到提高封装体接合基板时可靠度(Board Level Reliability)的铜核层多层封装基板的制作方法。
为解决上述技术问题,本发明所采用的技术方案是:一种铜核层多层封装基板的制作方法,至少包含下列步骤:
(A)提供一铜核基板;
(B)于该铜核基板的第一面上形成一第一介电层及一第一金属层;
(C)于该第一金属层及该第一介电层上形成多个第一开口,并显露部分铜核基板第一面;
(D)于多个第一开口中及该第一金属层上形成一第二金属层;
(E)分别于该第二金属层上形成一第一阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第二阻层,于其中,该第一阻层上形成多个第二开口,系显露部分第二金属层;
(F)移除该第二开口下方的第二金属层及第一金属层,并形成一第一线路层;
(G)移除该第一阻层及该第二阻层,完成一具有铜核基板支撑并具电性连接的单层增层线路基板;
(H)于该单层增层线路基板上进行一置晶侧与球侧线路层制作:在该第一线路层表面形成一第一防焊层,并且在该第一防焊层上形成多个第三开口,以显露该第一线路层作为电性连接垫的部分;接着于该铜核基板的第二面上形成一第三阻层,并于多个第三开口中形成一第一阻障层;最后再移除该第三阻层,完成一具有完整图案化的置晶侧线路层与已图案化但仍完全电性短路的球侧线路层;以及
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810305198.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板和具有该阵列基板的显示面板
- 下一篇:一种圆头锁眼机
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造