[实用新型]基于可编程逻辑器件的实验电路开发平台

权利要求书

1、一种基于可编程逻辑器件的实验电路开发平台，包括母板和扩展子板，其特征在于母板上包括电源模块(1)、串口通讯模块(2)、USB通讯模块(3)、液晶显示模块(4)、LED灯设备(5)、七段码显示设备(6)、下载口(7)、可编程逻辑器件主芯片(8)、并口扩展槽(9)、蜂鸣器模块(10)、拨动开关设备(11)和按钮开关设备(12)，电源模块(1)提供2.5V、3.3V和5V电源，串口通讯模块(2)与可编程逻辑器件主芯片(8)的串口通讯引脚连接，USB通讯模块(3)与可编程逻辑器件主芯片(8)的USB通讯引脚连接，液晶显示模块(4)、LED灯设备(5)、七段码显示设备(6)分别与可编程逻辑器件主芯片(8)对应的显示设备控制引脚连接，下载口(7)与可编程逻辑器件主芯片(8)的JTAG下载引脚连接、并口扩展槽(9)与可编程逻辑器件主芯片(8)的并口引脚连接，蜂鸣器模块(10)与可编程逻辑器件主芯片(8)的蜂鸣器控制引脚连接，拨动开关设备(11)、按钮开关设备(12)分别和可编程逻辑器件主芯片(8)的对应的开关控制引脚连接。

2、如权利要求1所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述可编程逻辑器件主芯片(8)采用Altera公司低成本CPLD MAX II系列芯片EPM1270。

3.如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述可编程逻辑器件主芯片(8)的I/O引脚Pin7负责发送串行数据到计算机，Pin8负责接收来自计算机的串行数据，用于实现实验电路开发平台与计算机的串行通讯。

4.如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述USB通讯模块(3)用于实现实验电路开发平台与计算机的USB通讯，包括USB转并口芯片和6M无源贴片晶振，可编程逻辑器件主芯片(8)的I/O引脚Pin132～134、Pin137～141与USB转并口芯片的8位并口数据口相连，可编程逻辑器件主芯片(8)的I/O引脚Pin1～3、Pin142～Pin144分别接USB转并口芯片的端口USB_RXFN、USB_WU、USB_PWREN、USB_RDN、USB_WR和USB_TXEN。

5、如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述并口扩展槽(9)用于实现母板和扩展子板的连接，包括2个标准并口插槽，并口与可编程逻辑器件主芯片(8)的I/O引脚Pin75～Pin81、Pin84～Pin89、Pin91、Pin93～Pin96、Pin53、Pin55、Pin57～Pin60、Pin62、Pin63、Pin66、Pin97、Pin98、Pin101～Pin107相连。

6、如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述液晶显示模块(4)采用16×2字符型液晶模组，通过一个滑动变阻器调节液晶的对比度，可编程逻辑器件主芯片(8)的I/O引脚Pin108～114、Pin117控制液晶数据位，Pin118控制液晶使能，Pin119～Pin121分别与液晶模组的端口RW，SELECT，CONT相连接，实现对液晶显示模块(4)的控制。

7、如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述可编程逻辑器件主芯片(8)的I/O引脚Pin122～Pin125、Pin127、Pin129～Pin131分别连接LED灯设备LED8～LED1；Pin11～Pin16、Pin20～Pin24、Pin27～Pin29分别连接七段码显示设备7SEG1_A～7SEG1_G，7SEG2_A～7SEG2_G；Pin30～Pin32、Pin37～Pin41分别连接拨动开关设备SW8～SW1；Pin42～Pin45、Pin48～Pin51分别连接按钮开关设备KEY 1～KEY8，实现可编程逻辑器件主芯片(8)对发光设备的控制，并接收开关设备的输入反馈。

8、如权利要求2所述的基于可编程逻辑器件的实验电路开发平台，其特征在于所述蜂鸣器模块(10)包括蜂鸣器和运算放大器，蜂鸣器通过运算放大器与可编程逻辑器件主芯片(8)连接，可编程逻辑器件主芯片(8)的I/O引脚Pin52与运算放大器的控制输入端连接，实现对蜂鸣器模块(10)的控制。