[实用新型]复杂指令集微控制器的译码装置

说明书

技术领域

本实用新型涉及半导体集成电路设计领域，尤其是一种复杂指令集(Complex Instruction Set Computer，简称CISC)微控制器的译码装置。

背景技术

微控制器(Microcontroller Unit，简称MCU)是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。微控制器诞生于20世纪70年代中期，经过20多年的发展，其成本越来越低，而性能越来越强大，这使其应用已经遍及各个领域。

微控制器可从不同方面进行分类，根据指令结构可分为精简指令集(Reduced Instruction Set Computer，简称RISC)和CISC微控制器。RSIC指令集的指令相对较少，执行速度快，但通常需要多个指令组合才能完成功能的实现，这样就需要较多的编译时间来执行。CISC指令集的指令丰富，功能较为强大，读取指令和执行指令采用单指令流水线结构。CISC体系的丰富的指令集便于应用，能实现较复杂的功能任务。

在CISC微控制器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。程序执行首先读取指令码，然后译码。根据译码后得到的指令的类型，将操作数或者需要计算的地址送入算术逻辑单元(Arithmetic Logic Unit，简称ALU)进行运算。然后，存储运算的结果，写入寄存器或者内存单元。然后再读入下一字节的指令，进行译码、ALU运算、回写存储数据，以此类推，直到指令结束。CISC微控制器的一条指令通常需要执行多个机器周期，一个机器周期为4个时钟周期。在指令的译码结构上也为按顺序串行执行。虽然上述顺序执行控制简单，但是计算机各部分的利用率不高，执行速度较慢。

因此，上述现有技术的CISC微控制器指令的译码方法较为简单，一个机器周期只能执行一次取指、译码结构，造成指令执行的机器周期较多，计算机各部分的利用率不高，执行速度较慢。

实用新型内容

本实用新型的目的是提供一种复杂指令集微控制器的译码装置，用以减少指令执行的机器周期，提高译码效率和微控制器的运行速度。

为实现上述目的，本实用新型还提供了一种复杂指令集微控制器的译码装置，包括存储从程序存储器中预先读取的指令的第一指令寄存器，所述第一指令寄存器连接有对所述第一指令寄存器中的指令进行预先译码，产生在整个指令周期内有效的功能代码的预译码模块，所述预译码模块连接有存储从预译码模块中读取的指令的第二指令寄存器，所述第二指令寄存器连接有在第一个时钟周期内对所述第二指令寄存器中的指令进行第一次译码，产生在当前机器周期内有效的功能代码的第一译码模块，所述第二指令寄存器还连接有在当前机器周期的第三个时钟周期或者其他机器周期的第一个时钟周期或第三个时钟周期对所述第二指令寄存器中的指令进行第二次译码，产生在下一个时钟周期内有效的功能代码的第二译码模块。

由上述技术方案可知，本实用新型通过在指令队列的不同阶段，根据指令代码实现功能的时间长度不同进行分别译码，从而提高了译码效率，减少了指令执行的机器周期数，减少了指令的运行时间，提高了执行速度。

附图说明

图1为本实用新型复杂指令集微控制器的译码装置的实施例的结构示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

CISC微控制器的一条指令通常需要执行多个机器周期，即一个指令周期包含有多个机器周期，一个机器周期则为四个时钟周期，即C0、C1、C2和C3。

如图1所示，为本实用新型复杂指令集微控制器的译码装置的实施例的结构示意图。本实施例包括：第一指令寄存器10，用于存储从程序存储器中预先读取的指令；预译码模块20，与第一指令寄存器10连接，用于对第一指令寄存器10中的指令进行预先译码，产生在整个指令周期内有效的功能代码；第二指令寄存器30，与预译码模块20连接，用于存储从预译码模块中读取的指令；第一译码模块40，与第二指令寄存器30连接，用于在第一个时钟周期内对第二指令寄存器30中的指令进行第一次译码，产生在当前机器周期内有效的功能代码；第二译码模块50，与第二指令寄存器30连接，用于在当前机器周期的第三个时钟周期或者其他机器周期的第一个时钟周期或第三个时钟周期对第二指令寄存器30中的指令进行第二次译码，产生在下一个时钟周期内有效的功能代码。

下面通过应用本实用新型复杂指令集微控制器的译码装置的上述实施例的译码方法来进一步说明本实施例，该译码方法可以包括以下步骤：