[实用新型]一种基于多片DSP的宽带高速数字信号处理通用板无效
申请号: | 200820063653.4 | 申请日: | 2008-06-03 |
公开(公告)号: | CN201204577Y | 公开(公告)日: | 2009-03-04 |
发明(设计)人: | 彭勃 | 申请(专利权)人: | 中国电子科技集团公司第三十研究所 |
主分类号: | H04B1/00 | 分类号: | H04B1/00;G06F13/00 |
代理公司: | 成都九鼎天元知识产权代理有限公司 | 代理人: | 吴彦峰 |
地址: | 610041四*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 dsp 宽带 高速 数字信号 处理 通用 | ||
1、一种基于多片DSP的宽带高速数字信号处理通用板,包括有模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、PCI/CPCI总线控制和接口模块、电源转换模块;其中时钟产生和变换模块分别与模拟信号采集模块及模拟信号生成模块连接;模拟信号生成模块与调制器模块连接;电源转换模块为所述数字信号处理通用板各模块电路提供直流工作电源,其特征在于:还包括有多片FPGA可编程逻辑并行处理模块和多片DSP并行数字信号处理模块;其中多片FPGA可编程逻辑并行处理模块,通过接口电路分别与模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、以及PCI/CPCI总线控制和接口模块电路连接。
2、按照权利要求1所述的多片DSP的宽带高速数字信号处理通用板,其特征在于:所述模拟信号采集模块,包含信号滤波电路、运算放大电路、高稳定度时钟电路和高速A/D转换电路;所述模拟信号生成模块,包含运算放大反馈电路、高速时钟电路和D/A转换电路;所述多片FPGA可编程逻辑并行处理模块,包含两片高速大规模可编程逻辑器件电路;所述多片DSP并行数字信号处理模块,包含2-8片高性能数字信号处理器,紧耦合总线方式互连并行的处理电路、大容量FLASH电路、高速SDRAM电路、高速SRAM电路和看门狗电路;所述调制器模块,包含模拟信号载波调制器电路、滤波器电路;所述时钟产生和变换模块,包含高稳定度时钟生成电路、LVPECL电路、PECL电路;所述PCI/CPCI总线控制和接口模块,包含PCI/CPCI总线接口桥芯片电路、热插拔电路。
3、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板,其特征在于:所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成2片。
4、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板,其特征在于:所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成4片。
5、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板,其特征在于;所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成6片。
6、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板,其特征在于:所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成8片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十研究所,未经中国电子科技集团公司第三十研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200820063653.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多功能瑜伽柱
- 下一篇:一种环形的舞蹈训练装置