[实用新型]基于可编程逻辑器件的NAND闪存启动装置

说明书

技术领域

本实用新型涉及NAND闪存，更具体地说，涉及一种基于可编程逻辑器件的NAND闪存启动装置。

背景技术

NAND闪存与NOR闪存是目前嵌入式系统中两种主要的闪存技术。与NOR闪存相比，NAND闪存具有低成本、大容量的优势，但同时由于NAND闪存不能支持片内程序执行，因此通常用作数据存取，而NOR闪存则作为ROM来存储程序。因此通常在嵌入式系统中同时要使用NOR闪存和NAND闪存，而无法充分利用NAND闪存的成本优势。另外，有些处理器不支持NAND闪存接口，也只能用NOR闪存来存取数据和代码。有些公司采取了一些变通的方法，如增加一颗NAND闪存控制器，提供其它广泛使用的接口，如SD、USB接口，但其系统结构复杂，并且不易支持系统启动，同时也要求CPU支持SD或USB接口。另外一些应用中，接口芯片提供SRAM接口，片内除了NAND闪存控制器，还有SRAM缓存，以支持启动功能。以上这两种方法本质上是将NOR闪存或SDRAM与NAND闪存集成在一个芯片内，系统体系结构并没有改变。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术只能用NAND闪存来做数据存储，必须要用到NOR闪存来存取代码，而且需要将NOR闪存或SDRAM与NAND闪存集成在一个芯片内才能提供SRAM接口的缺陷，提供一种基于可编程逻辑器件的NAND闪存启动装置来利用NAND闪存实现启动，如此只需要单片NAND闪存就可完成NAND接口到SDRAM接口的转换，同时支持代码和数据的存取。

本实用新型解决其技术问题所采用的技术方案是：构造一种基于可编程逻辑器件的NAND闪存启动装置，包括NAND闪存，其还包括与所述NAND闪存连接的NAND闪存控制器，用于将NAND闪存的NAND接口转换为SRAM接口。

在本实用新型所述的NAND闪存启动装置中，所述NAND闪存控制器包括用于根据输入的SRAM控制信号SR_CTRL产生NAND控制信号NA_CTRL的指令发生单元以及与所述指令发生单元连接的：

用于将SRAM数据总线SR_DATA缓存并送到NAND数据总线NA_IO的数据缓存单元；

用于将SRAM地址总线SR_ADDR译码并复用到NAND数据总线NA_IO的地址译码单元；

用于通过输入忙闲指示信号NA_BUSY产生总线等待SR_WAIT控制信号的忙闲指示单元；及

用于在系统启动时寻找第一个功能完好的启动代码块的坏块探测单元。

在本实用新型所述的NAND闪存启动装置中，所述NAND闪存控制器为可编程逻辑器件CPLD或FPGA。

在本实用新型所述的NAND闪存启动装置中，所述SRAM控制信号SR_CTRL表示一组信号，包括片选信号SR_CS、读使能信号SR_RD、写使能信号SR_WR和地址锁存信号SR_ALE。

在本实用新型所述的NAND闪存启动装置中，所述NAND控制信号NA_CTRL表示一组信号，包括片选信号NA_CS、命令锁存信号NA_CLE、地址锁存信号NA_ALE、读使能信号NA_RD和写使能信号NA_WR。

实施本实用新型的基于可编程逻辑器件的NAND闪存启动装置，具有以下有益效果：

1、将NAND闪存总线转换为SRAM总线接口，使得NAND闪存可以与绝大多数处理器连接，极大的扩大了NAND闪存的应用范围；

2、系统可以直接从NAND闪存启动，省去了NOR闪存，显著的降低成本；

3、通过调整SRAM地址到NAND地址空间的映射关系可以避开坏块区域；

4、可以针对特定的嵌入式系统，接口转换模块配置合适的参数，达到最佳效果；

5、利用电路中可编程逻辑的冗余资源，几乎不增加成本。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型基于可编程逻辑器件的NAND闪存启动装置的结构示意图；

图2是本实用新型基于可编程逻辑器件的NAND闪存启动装置的NAND闪存控制器的结构示意图；

图3是本实用新型基于可编程逻辑器件的NAND闪存启动装置的实际应用之一的逻辑框图；

图4是本实用新型基于可编程逻辑器件的NAND闪存启动装置的实际应用之二的逻辑框图。

具体实施方式