[实用新型]一种用于灯点显示的单线级联芯片

说明书

技术领域

本实用新型涉及一种半导体器件，尤其涉及一种可以用于显示的单线级联芯片。

背景技术

在灯点显示系统当中，由于每个显示控制芯片所能驱动的灯点个数有限，若要实现大规模的灯点显示系统，就必须对显示控制芯片进行级联从而级联更多的灯点。所述灯点是指一个像素，可以由三个LED灯组成、例如红色LED灯(RLED)、绿色LED灯(GLED)和蓝色LED灯(BLED)。

现有的显示控制芯片往往需要四根或更多根级联传输线来实现级联信号的传输，如图1所示，显示控制芯片101和显示控制芯片102之间、显示控制芯片102和显示控制芯片103之间分别使用四根级联线进行级联。图1中并联的四个级联传输线从上到下依次为单线级联芯片传输信号clk(Clock，时钟信号)、data(数据信号)、load(载入信号)、oe(output enable，输出使能信号)；而显示控制芯片也是通过接收到的四个级联信号对连接的灯点进行控制。

根据接收到的四个级联信号对连接的灯点进行控制的现有显示控制芯片，其功能示意图如图2所示：其在输入时钟信号CKIN的控制下，将串行输入数据DINN进行移位寄存，并通过数据载入信号LIN及输出使能信号OEBIN的控制，将串行输入数据分三路并行输出，即图2中OUT0、OUT1、OUT2，这三个信号即为控制RLED、GLED、BLED点亮的并行输出信号；同时，显示控制芯片将移位后的串行输入数据输出DOUT，输出时钟信号CKOUT、输出使能信号OEBOUT、输出载入信号LOUT均是相应输入信号的直接级联输出。现有显示控制芯片对应的时序关系图如图3所示，四条传输线上的信号之间需要保证严格的时序配合关系。

灯点显示系统中，多个显示控制芯片级联，将级联的第一个显示控制芯片称为第一级芯片，例如图1中的芯片101；将级联的第二个显示控制芯片称为第二级芯片，例如图1中的芯片102；依次类推，将级联的第n个显示控制芯片称为第n级芯片。

每级芯片根据输入时钟对串行数据进行移位，然后通过级联输出端将该时钟送到下一级芯片。然而，每级级联芯片对时钟信号(clk)的上升沿t_PLH与下降沿t_PHL产生的延迟不同，导致时钟信号的高电平时间变长，低电平时间变短，即时钟信号发生了畸变，如图4所示。也就是现有的显示控制芯片对通过的时钟信号的影响等效为经过一级缓存，由于缓存本身响应特性存在差异，使得级联时钟信号每经过一级缓存都会发生参数的改变。这样，灯点显示系统级联到第5级芯片时，由于上述畸变的不断累积，时钟信号低电平宽度已经使串行数据信号data的保持时间t_H为负值，即串行数据信号data无法正确移位，这也就意味着第4级以后所有芯片控制的灯点将失控，使现有的显示控制芯片不适用于级联芯片数目大的灯点显示系统。

因此，现有技术存在缺陷，有待于进一步改进和发展。

实用新型内容

本实用新型的目的在于提供一种用于级联的单线级联芯片，可以减少时钟信号延迟对数据信号传输地影响。

本实用新型的技术方案如下：

一种用于级联的单线级联芯片，包括输入信号管脚和输出信号管脚，其中，所述单线级联芯片还包括依次串联在所述输入信号管脚和输入信号管脚之间的信号解码模块、信号接收模块和信号发送模块，分别用于将所述输入信号解码、截取和向其他芯片发送；

所述单线级联芯片还包括和所述信号接收模块连接的脉宽调制控制模块，用于将截取的信号发送给与所述单线级联芯片连接的灯点。

所述的单线级联芯片，其中，还包括连接在所述脉宽调制控制模块上的数据存储模块，用于通过所述脉宽调制控制模块存储所述截取的信号。

所述的单线级联芯片，其中，所述信号解码模块包括频率信号提取单元、同步信号的提取单元以及数据信号提取单元，用于解码而分别得到频率信号、同步信号和数据信号。

所述的单线级联芯片，其中，所述频率信号提取单元还连接有指示灯，用于对频率信号的有效性进行提示。

所述的单线级联芯片，其中，所述信号接收模块包括数据信号解码单元和数据信号截取单元，分别用于数据信号地解码和截取得到控制灯点的数据信号。

所述的单线级联芯片，其中，所述脉宽调制控制模块发送的控制灯点的数据信号包括：红色LED灯的控制信号、绿色LED灯的控制信号和蓝色LED灯的控制信号

所述的单线级联芯片，其中，所述脉宽调制控制模块发送的控制灯点的数据信号包括控制驱动芯片的控制信号。