[实用新型]制造积层陶瓷电容器的印刷网板

说明书

技术领域

本实用新型是关于一种制造积层陶瓷电容器的印刷网板，尤指一种可制成积层陶瓷电容器其L形内电极印刷网板。

背景技术

目前制作电子元件的趋势，是朝向制作成极为轻薄短小，而积层陶瓷电容器亦不例外；请参阅图11所示，积层陶瓷电容器是由多个陶瓷基板40、内电极41和外电极50所组成，上述内电极41是将银膏或钯膏利用网板印刷(screenprinting)的方式印在已制做完成的介电质薄膜(图中未示)上，即成为印刷薄带，如图12所示，于网板印刷制程中所采用的网板60是于一基板61上形成多个长矩形内电极印刷区62而构成，因此前述内电极41是呈长方形。

这些陶瓷基板40再与印刷薄带相互堆栈而成为一堆栈体42，并于该堆栈体42的两侧边分别镀上一外电极50，令该外电极50可电连接该长方形内电极41的一短边，即可完成一积层陶瓷电容器。

前述的积层陶瓷电容器在实际制作时，是将大面积的陶瓷基板40、内电极41等交替层叠后，再经过切割程序而形成独立的堆栈体42。然而在此道切割关卡或是后续的测试关卡中，会产生较高的损失(LOSS)而影响其良率。

在切割损失的主要原因包含：1.叠层偏移而挑除。2.切割误判而挑除，受限于堆栈体的尺寸微小不易进行剖面检视，故取样数量少，即使是正常良品，也容易误加挑除。

在测试损失的主要原因包含：1.叠层偏移而挑除。2.内电极与外电极不连接，电容分布散乱。

无论是于前述切割关卡或测试关卡，主要导致损失比例高、产品良率低的因素可说是与内电极41的设计不良习习相关，详细原因说明如下：

1.该内电极41是设计为长矩形并以其一短边与外电极50构成电连接，两者实际互相接触的面积相当窄小，容易导致电性接触不良，或两者完全没有连接。于进行测试作业时，当有内电极41无法与外电极50电连接时，内部电容的分布会相当散乱而无法形成原先预定规划设计的电容分布，而导致电容值的标准差大且有电容离层值出现。

2.欲判断积层陶瓷电容器内部各层是否皆正确对位堆栈时，必须对积层陶瓷电容器进一步执行破坏性的剖面检视作业，从其剖面观测内电极41有无偏移及其偏移量。然而积层陶瓷电容器的体积相当微小，较难获得完美剖面，不仅需花数倍人力成本才能取得叠层和切割作业的相关数据，其切割结果也是不易判定，容易误判数据。

3.当温度改变时，由于陶瓷基板40与内电极41因材质差异而有不同的热胀冷缩系数，将造成陶瓷基板40与内电极41的收缩程度不一致，导致陶瓷基板40与内电极41之间产生一应力；此外，又由于该外电极50成形后，其与陶瓷基板40之间也会由于热胀冷缩系数的不同而产生另一应力。因此，陶瓷基板40将受应力拉扯而变得较为脆弱，尤其是外电极50和内电极41短边的连接处为前述两应力的交会处，该处即是积层陶瓷电容器最脆弱的部位，极容易发生内裂现象。

除此的外，该陶瓷基板40与内电极41之间的应力亦会造成内电极41与外电极50之间接触不良，其主因在于当内电极41受到应力拉扯时，其外型将会扭曲变形，致使内电极41与外电极50之间无法紧密地接触，导致电性接触不良，造成能量损失。内电极41与外电极50一旦接触不良，则使得积层陶瓷电容器的电性变差，且更会令等效串联电阻值Equivalent Series Resistance，简称ESR提高，致使品质因子Quality Factor，简称Q值过低，换言之即是散逸系数DissipationFactor，简称DF值过高，因而影响产品的品质与良率。

由于积层陶瓷电容器的生产制程非常精密，且前后关卡环环相扣，当前面阶段的作业有些许的误差，即直接影响到成品的品质及良率。然而诚如前揭所述，后面的测试关卡因为不易进行正确的检测而且必须花费较长的作业时间，往往难以实时反应出前阶段制程中所存在的问题。于发现问题时，在这段时间过程中所制作出的产品有可能都为不良品而需全部淘汰，对制造厂商而言将是相当高的成本浪费。

由上述可知，就目前积层陶瓷电容器的制程步骤中，内电极41的设计优良与否是为影响成品的品质与良率的最大因素，因此尚有待进一步的改进方案。

实用新型内容

为此，本实用新型的主要目的在提供一种制造积层陶瓷电容器的印刷网板，是可供形成L形内电极，令以该L形内电极构成的积层陶瓷电容器具有内外电极电性连接良好、毋须剖面破坏即可直接检视内电极层叠有无偏移等优点。

为达成前述目的所采取的主要技术手段是令该印刷网板包含：

一基板；及