[实用新型]实时时钟电路

说明书

技术领域

本实用新型涉及一种时钟电路，特别涉及一种实时时钟电路。

背景技术

实时时钟电路RTC通常包括主电源、备用电池和时钟芯片，时钟芯片一般都具有电源供电输入端和电池供电输入端，时钟芯片在系统断电时由电池供电。时钟芯片有两种状态：被访问状态和非访问状态。一般而言，由电源供电时，时钟芯片允许处理器对其进行正常访问；由电池供电时，为使电池电流降至最小，以及避免数据被破坏，系统会禁止时钟芯片与外部处理器之间的通信。

实用新型内容

本实用新型的目的在于提供一种实时时钟电路，精确度高，可靠性强。

为了达到上述目的，本实用新型提供的技术方案是，一种实时时钟电路，包括时钟芯片、第一二极管、第二二极管和第一法拉电容，所述时钟芯片设有主电源引脚V_DD、电池引脚V_BAT和接地引脚V_SS；

所述第一二极管与第二二极管串联，所述第一二极管的正极与外部主用电源V_CC连接，所述第二二极管的负极与时钟芯片的主电源引脚V_DD连接；所述电池引脚V_BAT与主电源引脚V_DD连接；

所述第一法拉电容的正极连接第一二极管的负极，其负极与地连接，所述接地引脚V_SS与地连接。

上述实时时钟电路，其中，还包括有第二法拉电容、第一电容和第二电容；

所述时钟芯片还设有串行时钟输入引脚SCL、串行数据输入/输出引脚SDA、方波/输出驱动器引脚SQW/OUT和晶体引脚X₁、X₂；

所述串行时钟输入引脚SCL和串行数据输入/输出引脚SDA分别串联一电阻与外部主用电源V_CC连接；

所述晶体引脚X₁依次串联第二法拉电容、第一电容后与地连接；在所述第二法拉电容的正极与地之间连接一第二电容；

所述晶体引脚X₂与第二法拉电容的负极连接。

上述实时时钟电路，其中，通过所述主电源引脚V_DD和接地引脚V_SS输入5v直流电源V_CC。

上述实时时钟电路，其中，所述电池引脚V_BAT接入一个3v电池。

上述实时时钟电路，其中，所述晶体引脚X₁、X₂分别为标准32.768KHz石英晶体的连接端。

上述实时时钟电路，其中，所述第一法拉电容的电容为0.33法拉。

上述实时时钟电路，其中，所述时钟芯片包括振荡器和分频器模块、方波输出模块、电源控制模块、串行总线接口模块、控制逻辑模块、地址寄存器、时钟寄存器和用户寄存器；

所述振荡器和分频器模块分别与方波输出模块和时钟寄存器连接，由振荡器和分频器模块引出晶体引脚X₁和晶体引脚X₂；

所述方波输出模块与控制逻辑模块连接，由方波输出模块引出方波/输出驱动器引脚SQW/OUT；

所述电源控制模块分别与各模块及各存储器连接，为各模块、各存储器提供电压，由电源控制模块引出主电源引脚V_DD、电池引脚V_BAT和接地引脚V_SS；

所述串行总线接口模块分别与控制逻辑模块和地址寄存器连接，由串行总线接口模块引出串行时钟输入引脚SCL和串行数据输入/输出引脚SDA；

所述地址寄存器还与用户寄存器连接。

上述实时时钟电路，其中，所述用户寄存器为带备用电池的56字节非易失性寄存器。

本实用新型由于采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果：

1、本实用新型实时时钟电路由于其晶体引脚X₁和晶体引脚X₂采用标准32.768KHz石英晶体，且晶体引脚X₁和晶体引脚X₂的微调负载电容同振荡电路负载电容之间能很好地匹配，因此本实用新型实时时钟电路的时钟精度高。

2、本实用新型实时时钟电路由于在其主电源引脚V_DD与接地引脚V_SS间接入一法拉电容，能在整机断电时继续供电，因此提高了实时时钟电路的可靠性。