[实用新型]基于全数字逻辑电路的空间有效载荷信道编码控制系统

权利要求书

1、一种基于全数字逻辑电路的空间有效载荷信道编码控制系统，包括：

系统时钟单元(1)，为系统提供用于运行的基本工作时钟；所述的系统时钟单元(1)分别与速率调控单元(2)、数据调度单元(3)、纠错编码单元(4)和数据转换单元(5)接口电连接；

速率调控单元(2)，接受任务源信号(A)控制，切换系统输出数据速率，并与数据调度单元(3)和数据转换单元(5)以及数据聚合单元(6)接口电连接，为数据调度单元(3)提供系统速率调控状态信号，为数据聚合单元(6)提供数据输出速率信号，为数据转换单元(5)提供载荷时钟信号监测；

数据调度单元(3)，根据各通路载荷数据输入流量，以及结合速率调控单元(2)的系统速率调控状态信号，调度数据转换单元(5)的载荷数据信号流向；

纠错编码单元(4)，接受任务源信号(C)控制，设置纠错编码的交错深度，用于控制数据转换单元(5)转来的各通路的载荷输入数据实施纠错编码；

数据转换单元(5)，接收各载荷数据源信号(B)，用于串行输入数据流的串/并转换和数据缓冲，提供各载荷数据输入状态，并接受数据调度单元(3)的控制，将各载荷数据转送至载荷数据总线；

数据聚合单元(6)，接收经过纠错编码单元(4)控制生成的纠错编码数据，与任务源信号(D)合成数据传输帧数据信号，经数据聚合单元(6)的端口(E)控制发送输出。

2、根据权利要求1所述的基于全数字逻辑电路的空间有效载荷信道编码控制系统，其特征在于，所述的速率调控单元(2)由计数器、速率调控部件和速率检测部件电连接构成；所述的计数器是两个以级联方式互联的8位同步计数器电路；所述的速率调控部件由多路选择逻辑电路构成；所述的8位同步计数电路以系统时钟作为工作的激励信号，速率调控部件根据系统对速率的设定，选取分频链路；同时，速率检测部件对四路载荷数据信号速率和实际选用的信道时钟速率进行监测，并为系统提供遥测信息。

3、根据权利要求1所述的基于全数字逻辑电路的空间有效载荷信道编码控制系统，其特征在于，所述的数据调度单元(3)由两个8位数据锁存电路与数据调度部件(3-3)电连接构成；由此控制各通路载荷数据流的通量以及相互之间的比例关系。

4、根据权利要求1所述的基于全数字逻辑电路的空间有效载荷信道编码控制系统，其特征在于，所述的纠错编码交错单元(4)由两组数据交错部件、五组8位数据锁存电路和五组信道编码电路电连接构成；其中，数据交错部件是两组结构和功能对等、同步运行的数据交错波盘电路，按照系统预先设定的交错深度，选定五组8位数据锁存电路及其对应信道编码电路的配置。

5、根据权利要求1所述的基于全数字逻辑电路的空间有效载荷信道编码控制系统，其特征在于，所述的数据转换单元(5)中包含了数组数据串/并转换电路和对应的数据缓冲电路。

6、根据权利要求1所述的基于全数字逻辑电路的空间有效载荷信道编码控制系统，其特征在于，所述的数据聚合单元(6)由数据聚合电路、伪随机化电路、数据帧同步电路和8位并/串转换电路电连接构成。