[实用新型]一种电容存储器

说明书

技术领域

本实用新型涉及一种电容存储器，尤其涉及一种使用半球形多晶硅(hemispherical grain poly-Si)和平板多晶硅(plate poly-Si)作为电极并联的电容存储器，可用于动态随机存储器(Dynamic Random Access Memory，DRAM)、光电一体化之小容量储电装置等领域)可增加电容存储量，属于电容存储器技术领域。

背景技术

目前世界上采用的增强电容存储的方式主要包括：

1)传统的平板电容存储器，如图1所示，由衬底层1、磷掺杂平板形多晶硅层2、二氧化硅/氮化硅绝缘介质层3和磷掺杂平板形多晶硅层4组成，减薄二氧化硅/氮化硅绝缘介质层3的厚度到45-90nm量级从而缩短临界尺寸(criticaldimension(CD))使得电容增加；

2)另外一个方法是维持电容在45-90nm的临界尺寸的工艺上通过腐蚀更多活性硅形成深槽去弥补节点面积的损失；

3)传统的半球形多晶硅电容存储器，如图2所示，由衬底5、磷掺杂半球形多晶硅层6、二氧化硅/氮化硅绝缘介质7和磷掺杂平板形多晶硅8组成，在没有影响到临界尺寸的情况下增加电容的电极的面积。

这三种电容存储器的共同缺点是电容存储量不够大。

发明内容

本实用新型的目的是提供一种能增加电容存储量的电容存储器。

为实现以上目的，本实用新型的技术方案是提供一种电容存储器，包括衬底、磷掺杂半球形多晶硅层、下二氧化硅/氮化硅绝缘介质和下磷掺杂平板形多晶硅，在衬底和下二氧化硅/氮化硅绝缘介质之间设有磷掺杂半球形多晶硅层，在下二氧化硅/氮化硅绝缘介质上面设有下磷掺杂平板形多晶硅，其特征在于，在衬底和磷掺杂半球形多晶硅层之间设有第一电极，在下磷掺杂平板形多晶硅上面设有第一氮化硅绝缘层，在下磷掺杂平板形多晶硅和第一氮化硅绝缘层上设有与之垂直的第一沟槽，在第一沟槽内设有第一铝/银层连接通道，在下磷掺杂平板形多晶硅和第一氮化硅绝缘层之间设有第二电极，在第一氮化硅绝缘层上面设有上磷掺杂平板形多晶硅层，在上磷掺杂平板形多晶硅层和上磷掺杂平板形多晶硅层之间设有上二氧化硅/氮化硅绝缘介质层，上二氧化硅/氮化硅绝缘介质层和磷掺杂平板形多晶硅层上设有与之垂直的第二沟槽，在上磷掺杂平板形多晶硅层上设有第二氮化硅绝缘层，在第二氮化硅绝缘层上设有第二铝/银层连接通道。

本实用新型采用半球形多晶硅(hemispherical grain poly-Si)和平板多晶硅(plate poly-Si)作为电极的并联结构，由于第一、二层平板电容的电极面积增强，采用此种并联结构的电容存储器的整体性能比传统单一结构的半球形多晶硅电容或平板电容高40-50％左右。

本实用新型的优点是能增加电容存储量。

附图说明

图1为平板电容存储器结构示意图；

图2为半球形多晶硅电容存储器结构示意图；

图3为本实用新型一种电容存储器结构示意图。

具体实施方式

以下结合附图和实施例对本实用新型作进一步说明。

实施例

如图3所示，为本实用新型一种电容存储器结构示意图，一种电容存储器由上磷掺杂平板形多晶硅层2、上二氧化硅/氮化硅绝缘介质层3、上磷掺杂平板形多晶硅层4、衬底5、磷掺杂半球形多晶硅层6、下二氧化硅/氮化硅绝缘介质7和下磷掺杂平板形多晶硅8、第一铝/银层连接通道9、第一沟槽10、第一电极11、第一氮化硅绝缘层12、第二氮化硅绝缘层13、第二沟槽14、第二铝/银层连接通道15和第二电极16组成。

分别制备厚度为20-50nm的第一电极11和第二电极16，厚度为40-100nm的磷掺杂半球形多晶硅层6，厚度为5-15nm的下二氧化硅/氮化硅绝缘介质7和上二氧化硅/氮化硅绝缘介质层3，厚度为40-100nm的下磷掺杂平板形多晶硅8和上磷掺杂平板形多晶硅层2厚度为40-100nm，厚度为20-50nm的第一氮化硅绝缘层12和第二氮化硅绝缘层13，宽度为70-130nm的第一沟槽10和第二沟槽14，厚度为30-60nm的第一铝/银层连接通道9和第二铝/银层连接通道15厚度为30-60nm。