[实用新型]集成电路组件层叠结构

说明书

技术领域：

本实用新型涉及一种集成电路组件层叠结构，尤指一种可将所需的系统整合于第一及第二晶粒上，而除可增加集成电路组件布局时的灵活性外，亦可同时达到易于制作以及特性稳定的功效。

背景技术：

一般现有的在结合二集成电路组件时，如图7所示，通常是将二晶粒4、5层叠之后，再以导线6跨设于二晶粒4、5的边缘，使各导线6连接该二晶粒4、5表面上的各接点41、51，藉以结合二晶粒4、5作为集成电路组件布局设计的使用。

虽然，上述方式可将二晶粒4、5藉由导线6进行沟通，但是由于该些导线6进行连接时，必须跨设于二晶粒4、5的边缘，因此，仅能提供相同尺寸的晶粒做层叠，而较无使用上的灵活性，造成晶粒所运用的系统设计受限，而不易进行整合，除此之外，由于其制作手续复杂，因此，导致制作时的良率较低。

实用新型内容：

本实用新型所要解决的技术问题是：针对上述现有技术的不足，提供一种集成电路组件层叠结构，可利用第一晶粒与第二晶粒的层叠配合，而将所需的系统整合于第一及第二晶粒上，除可增加集成电路组件布局的灵活性外，亦可达到易于制作以及特性稳定的功效。

为解决上述技术问题，本实用新型所采用的技术方案是：一种集成电路组件层叠结构，其包括第一晶粒和第二晶粒，该第二晶粒层叠于第一晶粒的一面上，其特点是：所述第一晶粒周缘设有多数第一缺口，且该第一晶粒上设有第一传导区、及连接各第一缺口与第一传导区的第一布线区；该第二晶粒的周缘设有与该第一传导区对应的第二缺口，该第一传导区与第二缺口间设有导通介质，并于该第二晶粒上设有第二传导区、及连接各第二缺口与第二传导区的第二布线区。

如此，可利用第一晶粒与第二晶粒的层叠配合，而将所需的系统整合于第一及第二晶粒上，除可增加集成电路组件布局的灵活性外，亦可达到易于制作以及特性稳定的功效。

附图说明：

图1是本实用新型一实施例的立体外观示意图。

图2是图1的的立体分解示意图。

图3是图1的剖面状态示意图。

图4是本实用新型另一实施例的立体分解示意图。

图5是图4的剖面状态示意图。

图6是本实用新型又一实施例的立体分解示意图。

图7是现有的集成电路组件层叠的立体示意图。

标号说明：

第一晶粒1                       基板101、201

第一线路层102、202              绝缘层103、203

第二线路层104、204              第一缺口11

第一传导区12                    接点121

第一布线区13                    导线131

第二晶粒2                       第二缺口21

导通介质22                      第二传导区23

第二布线区24                    接点231

第二布线区2                     导线241

第三晶粒3                       第三缺口31

导通介质32                      第三传导区33

第三布线区34                    晶粒4、5

接点41、51                      导线6

具体实施方式：

请参阅图1-图3所示，分别为本实用新型第一实施例的立体外观示意图、立体分解示意图及剖面状态示意图。如图所示：本实用新型为一种集成电路组件层叠结构，其至少由一第一晶粒1以及第二晶粒2所构成；可利用第一晶粒1与第二晶粒2的层叠配合，而将所需的系统整合于第一及第二晶粒1、2上，除可增加集成电路组件布局的灵活性外，亦可达到易于制作以及特性稳定的功效。

上述所提的第一晶粒1至少由一基板101、一层叠于基板101上的第一线路层102、一层叠于第一线路层102上的绝缘层103、及一层叠于绝缘层103上的第二线路层104所构成，且该第一晶粒1其周缘设有多数第一缺口11，并于该第一晶粒1上设有第一传导区12、及连接各第一缺口11与第一传导区12的第一布线区13，其中该第一传导区12具有多数接点121，而该第一布线区13具有多数导线131，且各导线131除连接各第一缺口11与第一传导区12之外，亦可延伸至第一晶粒1的另一面上。