[发明专利]室温运行的单电子器件及其制造方法

说明书

技术领域

本发明涉及一种室温运行的单电子器件及其制造方法，更具体地，本发明涉及一种其中连续形成的多个金属硅化物点用作多量子点的室温运行的单电子器件及其制造方法。

背景技术

与常规器件相比，单电子器件具有非常低的功耗，并且因此能相对改善电路的集成度。具体地，单电子器件具有重要的特殊特性，其中漏极电流根据栅极电压周期性地增加或者减小。

更具体地，当由于栅极电压的增加量子点中的感生电荷(induced charge)增加并且因此量子点中的感生电荷的量达到元电荷量时，一个电子从源极隧穿到量子点而引起感生电荷的量被抵消从而最小化量子点的势能。与此类似，通过栅极电压的扫过，由栅极电压增加的量子点中的连续值的感生电荷的量被从源极到量子点隧穿的电子抵消从而使量子点的势能最小的现象周期性重复。该现象被称作库伦振荡(coulomb oscillation)。也就是，通过根据栅极电压改变周期性通/断漏极电流观察到库伦振荡。在库伦振荡中，库伦阻塞(coulomb blockade)区和隧穿区有规律地振荡使得对于各个区域周期性地产生信号“1”和“0”。

单电子器件是能够通过库伦阻塞效应添加一个电子到电极或者从电极减去一个电子的器件。单电子器件具有低功耗并且在集成度方面作为下一代器件出现以替代互补金属氧化物半导体(CMOS)。

目前，通过仅减小单量子点的尺寸而减小电容的方法，增加了器件的运行温度。但是，如果通过利用金属点形成多量子点，则单电子器件自身的电容便能减小而使器件的运行温度增加到室温。当多量子点成串设置时，具有相同电容的量子点的数目增加而使整个电容降低。

通常，采用硅化物的主要目的如下。随着半导体器件的设计规则越来越严格，栅极的高表面电阻是降低器件的运行速度的主要原因。从而，为了改善器件的运行速度，有必要制造低电阻的栅电极。为了达到改善电阻的目的，采用包括具有低电阻率的耐高温金属硅化物的栅电极。

虽然未具体地示出，但可以示出以下两种类型的前述常规单电子器件。一种类型是在沟道形成之后，通过热氧化工艺根据沟道的形状形成量子点。为了制造采用此方案的室温运行的器件，需要非常小的量子点并且不容易控制隧道结的电容，这使器件的制造变得困难。

另一种类型是通过电子束光刻以及反应离子刻蚀(RIE)而在单个衬底上连续形成多个量子点以减小量子点的总电容。为了制造采用此方案的室温运行的器件，单个量子点的尺寸变大，并且因此有源区的长度增加到μm单位的范围内，这使得难以改善单电子器件的集成度。

发明内容

技术问题

从而，本发明已经做了努力旨在解决本领域中发生的上述问题，并且本发明的目标之一是提供室温运行的单电子器件及其制造方法，在单电子器件中金属膜被沉积在源极和漏极之间而且多个金属硅化物点形成在金属膜上以用作量子点从而能够构建具有非常小的电容的多个量子点，并且因此改善器件在室温下的运行功能性以及实现器件的低功耗和高集成度。

技术方案

为了实现以上目标，根据本发明，室温运行的单电子器件的制造方法包括：

第一步骤：通过在硅衬底12上顺次堆叠绝缘层11和硅层10形成SOI衬底，刻蚀SOI衬底的硅层10，从而形成有源区10a；

第二步骤：在有源区10a的中心沟道部分上形成掩模20，将杂质离子注入到有源区10a的一部分中而形成源极区和漏极区；

第三步骤：在SOI衬底的整个顶表面上形成氧化硅膜30；

第四步骤：刻蚀有源区10a的沟道部分而形成硅化物沟槽31；

第五步骤：在SOI衬底的整个顶表面上沉积氧化物膜40；

第六步骤：在氧化物膜的整个顶表面上沉积金属膜42；

第七步骤：对金属膜42的一部分进行热处理以实现金属点的硅化，去除氧化硅膜30以及未硅化的金属膜42从而形成成串排列的硅化物量子点41；

第八步骤：在SOI衬底的整个顶表面上沉积栅极氧化物膜50a和50b；

第九步骤：刻蚀栅极氧化物膜50a和50b位于形成在有源区10a两端的源极13和漏极14的顶部上的一部分从而形成每个接触孔，沉积金属膜以填充这些接触孔从而形成源极焊垫60和漏极焊垫61；以及

第十步骤：在硅化物沟槽31上形成抗蚀剂图案以形成栅极。

而且，根据本实施例，有源区10a可以具有1nm到100nm的长度和10nm到15nm的宽度。