[发明专利]碳化硅半导体装置及其制造方法无效
申请号: | 200880001207.3 | 申请日: | 2008-07-18 |
公开(公告)号: | CN101578705A | 公开(公告)日: | 2009-11-11 |
发明(设计)人: | 林将志;宇都宫和哉;楠本修 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | H01L29/12 | 分类号: | H01L29/12;H01L21/28;H01L21/336;H01L29/78 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汪惠民 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 碳化硅 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置的制造方法;包括:
制备为了使n型杂质区和p型杂质区互相邻接而设置的碳化硅半导体层的 工序(a);
在前述p型杂质区上,形成包含镍层和铝层的叠层膜的工序(b);
通过对前述叠层膜进行热处理,在前述p型杂质区上形成含有镍、铝、硅 和碳的合金的p型欧姆电极的工序(c);
至少在前述n型杂质区的一部分上形成钛层的工序(d);和
通过对前述钛层进行热处理,在前述n型杂质区上形成包含钛、硅和碳的 合金的n型欧姆电极的工序(e),
前述工序(c)和(e)中的热处理是在850℃以上1050℃以下的温度下进 行的,
前述工序(c)和(e)中的热处理是在含有氮气或氩气的气氛中进行的,
前述工序(b)包括:
在前述碳化硅半导体层上形成露出前述p型杂质区的掩模的工序(b1);和
在前述p型杂质区和前述掩模上形成前述叠层膜的工序(b2),
在前述工序(b2)和前述工序(d)之间,包括去除前述掩模上的前述叠层 膜的工序(f)。
2.根据权利要求1记载的半导体装置的制造方法,其特征在于,前述工序 (d)包括:
在前述碳化硅半导体层上形成具有接触孔的绝缘膜的工序(d1),其中该接 触孔露出前述n型杂质区的一部分和前述p型欧姆电极;
在前述接触孔内的n型杂质区的一部分和前述p型欧姆电极上以及前述绝 缘膜上形成前述钛层的工序(d2);和
在前述工序(d2)以后,去除前述绝缘膜上的前述钛层的至少一部分的工 序(g)。
3.根据权利要求1记载的半导体装置的制造方法,其特征在于,在前述工 序(f)中,通过湿法蚀刻去除前述叠层膜。
4.根据权利要求1记载的半导体装置的制造方法,其特征在于,在前述工 序(f)中,通过干法蚀刻去除前述叠层膜。
5.根据权利要求1记载的半导体装置的制造方法,其特征在于,前述工序 (f)通过去除前述掩模,去除前述掩模上的前述叠层膜。
6.根据权利要求2记载的半导体装置的制造方法,其特征在于,在前述工 序(g)中,通过湿法蚀刻去除前述钛层。
7.根据权利要求2记载的半导体装置的制造方法,其特征在于,在前述工 序(g)中,通过干法蚀刻去除前述钛层。
8.根据权利要求1记载的半导体装置的制造方法,其特征在于,前述掩模 与在前述工序(a)中通过注入杂质离子而在前述碳化硅半导体层中形成前述p 型杂质区的另一掩模具有相同的图案。
9.根据权利要求1记载的半导体装置的制造方法,其特征在于,前述工序 (e)包括:
通过对前述钛层进行热处理,使前述n型杂质区中的硅和碳与前述钛层的 一部分进行反应,形成钛、硅和碳的合金的工序(e1);和
通过去除前述钛层中未进行反应的部分,在前述n型杂质区上形成含有前 述合金的n型欧姆电极的工序(e2)。
10.根据权利要求9记载的半导体装置的制造方法,其特征在于, 在前述工序(e2)中,通过湿法蚀刻去除前述钛层中与硅和碳未进行反 应的部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880001207.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用室外空气冷却室内装置的方法
- 下一篇:主板供电电路
- 同类专利
- 专利分类