[发明专利]固态图像拾取装置和相机系统

说明书

技术领域

本发明涉及由CMOS图像传感器代表的固态图像拾取装置，以 及相机系统。

背景技术

近年来，代替CCD，CMOS图像传感器已作为固态图像拾取 装置(图像传感器)而引起关注。

这是因为CMOS图像传感器克服了包括以下的问题：制造CCD 像素需要专门的制造工艺；其操作需要多个电源电压；以及系统由 于需要将以组合形式操作的多个外围IC而变得非常复杂。

可使用与通用CMOS IC的制造工艺类似的制造工艺来制造 CMOS图像传感器。同样，CMOS图像传感器可通过单个电源来驱 动。此外，使用CMOS工艺的模拟电路和逻辑电路可混合在单个芯 片中，从而使外围IC的数目减少。即，CMOS传感器具有多个优 势。

CCD的输出电路一般是使用具有浮动扩散层(FD：浮动扩散) 的FD放大器的1沟道(ch)输出。

相反，CMOS图像传感器在每个像素中都具有一个FD放大器， 且通常使用列并行输出方案，即，从像素阵列中选择一行且同时沿 列方向读取并输出来自所选行中的像素的信号。

因为使用布置在像素中的FD放大器难以获得充分的驱动功 率，所以数据速率必然下降。在此方面，认为并行处理是有利的。

在由CCD和CMOS图像传感器代表的固态图像拾取设备中， 由于像素数目的进一步增多，所以还要进一阶跃行小型化。与此同 时，需要高速信号读取处理。

作为在CMOS图像传感器中用于实现高速读取的装置，二维排 列的像素被配置为共用垂直方向上的信号读取线。此外，为各个列 都提供读取电路，且通过同时驱动它们，执行对应于总数列的同时 信号处理。

同样，一般在模拟信号处理中，高速处理和低噪声处理互相矛 盾。因此，高速模拟信号处理具有可能导致图像质量劣化的问题。

相反，上述用于各个列的读取电路执行相当于模拟数字转换的 处理。对应于一条到几条总线的列数据项的处理变为数字信号处 理，从而可以实现显著的高速处理和噪声强电路。

已提出列并行输出CMOS图像传感器中各种类型的信号输出 电路。最先进类型之一是在每列中都包括模拟数字转换器(下文简 称为ADC(模数转换器))且获得像素信号作为数字信号的类型。

在(例如)W.Yang等人(W.Yang等人，“An Integrated 800×600 CMOS Image System”，ISSCC Digest of Technical Papers，第304-305 页，1999年2月)以及日本未审查专利申请公开第2005-303648号 和日本未审查专利申请公开第2005-323331号中披露了具有列并行 ADC的CMOS图像传感器。

图1是说明具有列并行ADC的固态图像拾取装置(CMOS图 像传感器)的结构实例的框图。

此固态图像拾取装置1包括：像素阵列部2，用作图像拾取单 元；行扫描电路3；列扫描电路4；定时控制电路5；ADC组6；数 字模拟转换器(下文简称为DAC(数模转换器))7；以及数据输出 电路8，包括读出放大器电路(S/A)。

像素阵列部2通过布置单元像素2-1来配置，每个单元像素都 包括光电二极管和像素内放大器，它们都以矩阵形式排列。

同样，在固态图像拾取装置1中，用于产生内部时钟的定时控 制电路5、用于控制行地址和行扫描的行扫描电路3以及用于控制 列地址和列扫描的列扫描电路4经布置作为用于顺次读取来自像素 阵列部2的信号的控制电路。