[发明专利]使用探听请求高速缓冲存储器的探听过滤

说明书

技术领域

本发明大体上涉及多处理器计算系统中的高速缓冲存储器一致性，且具体来说，涉 及一种用以过滤探听请求的探听请求高速缓冲存储器。

背景技术

许多现代软件程序被写入，如同执行所述软件程序的计算机具有非常大(理想地， 无限)量的快速存储器。大多数现代处理器通过使用存储器类型的层级来模拟所述理想 情形，每一存储器类型具有不同速度和成本特性。层级中的存储器类型从在顶部处非常 快且非常昂贵到在较低级中逐渐变慢但较经济的存储类型变化。由于大多数程序的空间 和时间区域性的缘故，统计上可能在非常近的将来需要在任何给定时间执行的指令和数 据以及在其附近的地址空间中的指令和数据，且可将其有利地保持于上部高速层级层 中，在该处其容易使用。

一种代表性存储器层级可包括顶部级处处理器核心中非常快的通用寄存器(GPR) 的阵列。处理器寄存器可由此项技术中称为1级或L1高速缓冲存储器的一个或一个以 上高速缓冲存储器支持。L1高速缓冲存储器可在与处理器核心相同的集成电路上形成为 存储器阵列，从而允许非常快的存取，但限制了L1高速缓冲存储器的大小。依据实施 方案，处理器可包含一个或一个以上芯片上或芯片外2级或L2高速缓冲存储器。L2高 速缓冲存储器通常实施在SRAM中以实现快速存取时间，且避免DRAM的降低性能的 刷新要求。因为对L2高速缓冲存储器大小存在较少约束，所以L2高速缓冲存储器可以 是L1高速缓冲存储器的大小的若干倍，且在多处理器系统中，一个L2高速缓冲存储器 可成为两个或两个以上L1高速缓冲存储器的基础。高性能计算处理器可具有额外的高 速缓冲存储器级(例如，L3)。在所有高速缓冲存储器下方的是主存储器，其通常实施 于DRAM或SDRAM中以实现最大密度且因此实现每位最低成本。

存储器层级中的高速缓冲存储器通过提供对少量数据的非常快速的存取且通过减 小一个或一个以上处理器与主存储器之间的数据传送带宽而改进了性能。高速缓冲存储 器含有存储在主存储器中的数据的副本，且经高速缓存数据的变化必须反映于主存储器 中。一般来说，此项技术中已开发出两种方法用于将高速缓冲存储器写入传播到主存储 器：直写式(write-through)和回写式(copy-back)。在直写式高速缓冲存储器中，当处 理器将经修改数据写入到其L1高速缓冲存储器时，其额外(且立即)将经修改数据写 入到较低级高速缓冲存储器和/或主存储器。在回写式方案下，处理器可将经修改数据写 入到L1高速缓冲存储器，并延缓更新对较低级存储器的变化直到稍后时间为止。举例 来说，可延缓写入直到在处理高速缓冲存储器未命中的过程中替代高速缓冲存储器条 目，高速缓冲存储器一致性协议对其作出请求，或处于软件控制下为止。

除了假定大量快速存储器外，现代软件程序在概念上邻接且相当专门性的虚拟地址 空间中执行。也就是说，每一程序假定其具有对所有存储器资源的专门使用权，对于明 确共享的存储器空间存在特定例外。现代处理器连同复杂的操作系统软件一起通过将虚 拟地址(那些由程序使用的虚拟地址)映射到物理地址(其寻址实际硬件，例如高速缓 冲存储器和主存储器)而模拟此情形。虚拟地址到物理地址的映射和翻译被称为存储器 管理。存储器管理通过将属性指派到主存储器的片段(称为页)而将资源分配到处理器 和程序，界定高速缓冲存储器管理策略，实行安全性，提供数据保护，增强可靠性，且 提供其它功能性。可以每页为基础界定和指派许多不同属性，例如监督者/用户、读取- 写入/只读、专门性/共享、指令/数据、高速缓冲存储器直写式/回写式和许多其它属性。 在将虚拟地址翻译为物理地址后，数据呈现针对物理页而界定的属性。