[发明专利]FLOTOX型EEPROM无效
申请号: | 200880003209.6 | 申请日: | 2008-01-28 |
公开(公告)号: | CN101595555A | 公开(公告)日: | 2009-12-02 |
发明(设计)人: | 关口勇士 | 申请(专利权)人: | 罗姆股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L29/788;H01L27/115;H01L29/792;G11C16/04 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 刘 建 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | flotox eeprom | ||
技术领域
本发明涉及FLOTOX(浮栅隧道氧化)型EEPROM(电子可擦写可编程只读存储器),特别涉及具有成对的2个单元,以2个单元存储1个数据的W单元方式的电子可擦写可编程只读存储器。
背景技术
可以电写入·电改写的EEPROM能在板上进行改写,能进行以页或字节为单位的改写。因此,可大范围应用。但为此需要设计更可靠、更微型化的EEPROM。
曾经提出有这样一种用于提高可靠性的结构:在闪存(flash)中,对于1个数据,除了存储用单元,还设有一个检验(verify)单元,这样就可以容易地确认是否进行了数据的写入·删除(参照专利文献1)。在EEPROM中,也可以认为用2个单元存储1个数据的W单元方式是可靠性高的设计。
专利文献1:JP特开平8-180696号公报
在设计W单元方式的EEPROM时,采用单纯地排列2个单元,并用这2个单元存储1个数据的结构的情况下,不能缩小单元面积,可靠性虽然得到提高,但是不能达到EEPROM的微型化。因此,在W单元方式的EEPROM中,如何很好地设计单元布局就成为一个技术课题。
关于更具体的内容,参照附图进行说明。
图6是表示以往的FLOTOX型EEPROM的单元结构的图解图,(A)为俯视图;(B)为沿着(A)中的X-X的剖面图;(C)为沿着(A)中的Y-Y的纵向剖面图。
EEPROM包含被LOCOS氧化膜2进行元件间分离的区域中所形成的单元晶体管3和选择晶体管4,该LOCOS氧化膜2是在例如p型硅基板1的表层区域上通过局部硅氧化(LOCOS)法形成的。这些晶体管具有漏极5,源极6,和设在漏极5和源极6之间的浮栅7以及控制栅8,和设在浮栅7以及漏极5之间的选择栅9。另外,浮栅7和漏极5之间的绝缘膜10的一部分成为100~200左右的薄膜,在其上形成隧道窗11。经由隧道窗11,可以进行针对浮栅7的电子注入、导出。
也就是说,FLOTOX型EEPROM在进行写入动作时,由于使用FN隧道电流,所以需要进行高的耐压设计。因此,在LOCOS氧化膜2的下面设置被称为沟道截断环12的杂质浓度高的p+区域,提高了元件分离耐压。
但是,在EEPROM的单元结构中,沟道截断环区域12和漏极5(漏极连接区域)之间必须确保一定的距离13。原因是:如果不能确保该距离13,则EEPROM的耐压降低,变得不能施加数据写入所需要的电压,从而不能发挥作为存储器的功能。因此,沟道截断环12和漏极5之间的距离13的确保就成为单元面积缩小的支障。
因此,为了对EEPROM进行可靠性高的设计,在采用以2个单元存储1个数据的W单元方式的情况下,并不是采用单纯地将2个单元并列地配置的结构,而必须在布局上要精心设计。因为,若采用单纯地将2个单元并列地配置的结构,则与以往的EEPROM相比,需要2倍的单元面积,即使可以进行可靠性的设计,也不能实现单元面积(芯片面积)的缩小。
发明内容
本发明就是在这样的背景下实现的,其主要目的在于:提供一种在采用用于可靠性高的设计的W单元方式的同时,单元面积被缩小的FLOTOX型EEPROM。
本发明的另外一个目的为:提供一种FLOTOX型EEPROM,其为W单元方式,具有成对的2个单元,并且可以将各单元作为独立的单元读出。
本发明的另外一个目的为:提供一种FLOTOX型EEPROM,其为W单元方式,具有成对的2个单元,并且通过将各单元的源极个别设置,可以作为相互独立的单元读出。
本发明的另外一个目的为:提供W单元方式的FLOTOX型EEPROM的驱动方法。
本发明的另外一个目的为:提供W单元方式的FLOTOX型EEPROM的驱动方法以及工作确认方法。
用于达到上述目的的技术方案1中记载的发明,是将1个数据用2个单元来存储的W单元方式的FLOTOX型EEPROM,其特征为包括:成对的2个浮栅(25a、25b);与各浮栅关联地分别设置的2个隧道窗(33a、33b);以被2个浮栅共享的方式设置的1个控制栅(26);与控制栅协同工作、用于选择2个浮栅而以被2个浮栅共享的方式设置的1个选择栅(29);以被2个浮栅共享的方式的设置的1个漏极(28);和以被2个浮栅共享的方式设置的1个源极(27)。
另外,括号内的英文和数字表示后文提到的实施方式中所对应的构成要素等。以下与此项相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于罗姆股份有限公司,未经罗姆股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880003209.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造