[发明专利]具有用于时序控制的虚位线的存储器

说明书

技术领域

本公开一般涉及存储器，更具体地，涉及具有用于时序控制 的虚位线的存储器。

背景技术

可配置或编译的存储器允许用户指定在有限的范围之内的 字以及每个字的位，导致跨过大范围可能的物理字线行和位线列组合 的存储器配置，因此该实例的物理尺寸也显著变化。实现最大速度的 同时保持鲁棒(robust)操作的关键是能够对所有可能的配置保持几 乎恒定的感测余量(sense margin)，所述感测余量满足确保数据被 适当地读取的目标最小值。由于工艺模型不是完全准确的并且由于制 造工艺本身可能偏移或变化，因此另外期望在必要时能够调整感测余 量而在要构造的电路中没有掩模改变和设计改变。

附图说明

利用例子来说明本发明，但本发明不局限于附图，在附图中 同样的附图标记指示类似的元件。图中的元件是为了简单和清楚而示 出的，并不必按比例绘制。

图1以框图形式示出根据本发明一个实施例的存储器块10。

图2以部分框图形式和部分示意图形式示出根据本发明一 个实施例的图1的存储器块10的一部分。

图3以时序图形式示出在读取周期期间图1和2的存储器块 10的多个信号的时序。

图4以时序图形式示出在写入周期期间图1和2的存储器块 10的多个信号的时序。

具体实施方式

一些现有技术方案使用不追踪位行为的延迟元件，因而无法 充分地追踪存储器的实际行为，尤其是当实例(instantiation)的尺寸 变化时。不使用虚单元的现有技术方案对工艺变化可能无法足够好地 追踪。一些现有技术方案使用复杂的感测路径的多个复制物，包括虚 字线、虚单元和虚感测放大器。不幸的是，这些现有技术方法需要大 量的半导体面积来实现，更加难以调整，并且趋于过分保守，这些导 致存储器存取时间变慢。另外，因为在整个阵列上的各存储单元的电 学特性的变化较大，所以感测路径的完全复制施加上可能不能如所期 望的那样准确。因为实际的各存储单元的电学特性在阵列上显著变化 (如，对阵列内的单元的驱动力存在宽的分布)，用于时序控制的虚 存储单元的电学特性也会显著变化(如，虚单元的驱动力可能处于该 宽分布之内的任何位置)。

在一个实施例中，本发明试图使用更简单的逻辑对这些方案 加以改进，以提供下面特性的一种或多种，即更好的追踪、更加鲁棒 的感测、更优化的时序、降低的面积和功率、对多种工艺变化降低的 时序变化性、良好的保持追踪的可调性、和/或对包括多块结构的所有 可配置存储器类型的广泛应用。

在一个实施例中，本发明具体地解决对编译的存储器配置 保持几乎恒定的感测差分的需要，以在最大化性能的同时保证鲁棒感 测。在一个实施例中，本发明使用自计时(self-timed)的控制电路， 该控制电路利用与位于存储器阵列之外的可较宽地调节的下拉 (pulldown)电路相关联一个或多个虚位线的RC负载特性。在一个 实施例中，在存储器阵列之内的一个或多个虚位线用作对在该阵列之 外的放电电路的负载，以产生对正常的或实际位线的精确负载匹配， 同时允许容易地调整感测余量的灵活性。需要的电路也可以更简单并 且也可以允许对于各种模式(诸如读取、写入和测试)的单独的放电 控制。替代实施例可以包括更少的模式或不同的模式。

注意，存储器块10的一些实施例可以使用多个单位线(即 位线信号)，其中通过检测在对应的位线信号上的电压确定来自存储 单元的数据值。存储器块10的其它实施例可以使用位线的差分对 (differential pairs)(即，位线信号和位线＊信号)，其中通过检测 在对应的位线和位线＊对上的电压差确定来自存储单元的数据值。在其 它实施例中，对于存储器块10可以使用任何适当的结构。

可以参考单导体、多个导体、单向导体或双向导体来示出 或描述本文中讨论的导体。然而，不同的实施例可以改变导体的实现。 例如，可以使用单独的单向导体，而不使用双向导体，反之亦然。此 外，可以将多个导体替换为串行地或以时间复用方式传递多个信号的 单导体。同样地，可以将传送多个信号的单导体分成传送这些信号的 子集的多种不同的导体。因此对于传递信号存在多种选择。