[发明专利]斜面清洁装置

说明书

技术领域

本发明涉及半导体器件的形成。更具体地，本发明涉及在半导体形成过程中从斜缘选择性去除蚀刻聚合物。

背景技术

在基片(例如半导体基片或平面显示器制造中使用的玻璃面板)的处理中，往往采用等离子。在基片处理中，该基片被分为多个模片，或矩形区域。该多个模片的每个将变成一个集成电路。然后在一系列步骤中处理该基片，其中优选地去除(或蚀刻)和沉积材料。将晶体管栅极关键尺寸(CD)控制在几个纳米的量级是最优先考虑的，因为对目标栅极长度每个纳米的偏离都会直接影响这些器件的运行速度和/或可用性。

通常，基片在蚀刻前涂覆有硬化的感光乳剂薄膜(如光刻胶掩模)。然后有选择地去除硬化的感光乳剂的一些区域，使得部分下层暴露出来。然后将基片放在等离子处理室中的基片支撑结构上。然后将一组合适的等离子气体引入该室并且生成等离子以蚀刻该基片的暴露区域。

在蚀刻工艺期间，在靠近基片边缘(或斜缘)的顶部和底部表面上往往形成蚀刻副产物(例如由(C)、氧(O)、氮(N)、氟(F)等组成的聚合物)。蚀刻等离子密度一般越靠近基片边缘越低，这导致聚合物副产物在基片斜缘的顶部和底部表面上聚集。通常，在基片边缘附近没有模片，例如在距离基片边缘大约5mm至大约15mm之间。然而，随着多个不同蚀刻工艺导致连续副产物聚合物层沉积在斜缘的顶部和底部表面上，通常强并且有粘性的有机粘合剂在随后的处理步骤中将最终变弱。基片边缘的顶部和底部表面附近形成的聚合物层将会剥落或脱落，往往在之后的处理中(如湿法清洁该晶片表面)落在另一个基片上，有可能影响器件成品率。

超细特征尺寸和高性能要求使得在机械方面弱于前几代材料的半导体晶片上集成低k电介质成为必需。低k介电材料本身较弱的特性造成对下游电子封装工艺和材料显著的挑战。

根据定义，低k材料是介电常数(“k”)低于2.9的半导体级绝缘材料。为了进一步降低集成电路中的器件尺寸，有必要使用具有低电阻系数的导电材料和具有低k的绝缘体以降低邻近的金属线之间的电容耦合。低k材料，碳或氟掺杂膜结合进后端制程(BEOL)堆栈以提高器件性能并考虑到器件定标(scaling)。

然而，低k材料是多孔的，其引入大量的工艺集成度和材料相容性方面的困难。保持膜的整体性并合适地集成与执行必要的剥除、清洁和条件之间的平衡做法变得越来越不安全。图案化工艺(蚀刻、剥除和清洁)也会猛烈冲击多孔低k的整体性。目前使用的清洁等离子气体是O₂和CF₄或N₂和CF₄，其导致氮、氧或氟迁移进该基片。该迁移导致k值增加，而改变该材料的成分和退化。

因此，低k损害导致退化的器件性能、降低的可靠性、次品不良率和其他相关问题。

发明内容

为了实现前述和按照本发明的目的，提供一种去除具有一定直径的晶片斜面上的材料的设备。提供直径小于该晶片直径的晶片支撑件，其中当晶片由该晶片支撑件支撑时，其中该晶片支撑件在该晶片的第一侧，和其中该晶片的外缘围绕该晶片一圈延伸超出该晶片支撑件。RF电源电连接至该晶片。中央盖子与该晶片支撑件隔开从而当该晶片设在该晶片支撑件上时，该晶片设在该中央盖子和该晶片支撑件之间，从而该中央盖子在该晶片的第二侧上。第一导电环在该晶片的第一侧并与该晶片隔开。第二导电环与该晶片隔开，其中该晶片的外缘位于该第一导电环和该第二导电环之间，和其中该第二导电环在该该晶片的第二侧上。导电衬套围绕该晶片的外缘。开关在该衬套和地之间，允许将该衬套从接地切换为浮动(floating)。

在本发明的另一方面，提供一种清洁晶片斜面部分的方法。将晶片设在晶片支撑件上，其中该晶片电连接至RF源，该晶片的上表面与中央盖子隔开小于1mm，其中该晶片的外缘延伸超出该晶片支撑件，其中该晶片的外缘在第一导电环和第二导电环之间，并被导电衬套围绕。通过该中央盖子提供斜面清洁气体。从该RF源提供RF功率至该晶片。设置该衬套和地之间的电阻。

本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中：

图1A和1B是可用于实施本发明的斜面清洁处理室的示意图。

图2是可在本发明一个实施例中使用的工艺的高层流程图。

图3是清洁斜缘步骤的更详细流程图。

图4A和4B是不同阶段等离子处理室的一个实施例的示意图。

图5A-B说明适于实现本发明实施例中使用的控制器的计算机系统。

具体实施方式